"データシートを超えて：最適なRF性能のためのCMX7364Q1の電力とクロック構成の深層最適化"

^{2025 年 10 月 1 日 ニュース — IoT デバイスにおける低電力および長距離通信の需要の高まりに伴い、新世代の無線通信チップが業界発展の重要な推進力になりつつあります。 CMX7364Q1 マルチモード ワイヤレス トランシーバ チップは、優れたエネルギー効率と柔軟な構成機能を備えており、スマート メータリング、リモート モニタリング、産業用 IoT アプリケーション向けの革新的な通信ソリューションを提供します。}

 

 

I.チップの主要な技術的特徴

 

 

^{CMX7364Q1 は高度な RF CMOS テクノロジーを利用し、完全なワイヤレス トランシーバー機能を単一のチップに統合します。その主な特徴は次のとおりです。}

 

^{マルチモード無線アーキテクチャ}

^{FSK、GFSK、MSK、OOKなどの複数の変調方式をサポート}

^{142 MHz ～ 1050 MHz の動作周波数をカバー}

^{最大 200 kbps のプログラム可能なデータ速度}

^{統合された自動周波数補正と信号強度表示}

 

^{高性能 RF フロントエンド}

^{プログラム可能な調整により最大 +13 dBm の出力パワー}

^{-121 dBm よりも優れた受信感度}

^{ローノイズアンプとパワーアンプを統合}

^{自動ゲイン制御とチャンネルフィルタリングをサポート}

 

^{低消費電力設計}

受信モードの消費電流はわずか 8.5 mA

^{スタンバイ電流は1μA未満}

^{ウェイクアップ時間が 500 μs 未満の高速ウェイクアップ モードをサポート}

^{最適化された電源管理アーキテクチャ}

 

_{主な機能と利点}

 

^{1.マルチモード無線アーキテクチャ}

^{複数の変調方式をサポート: FSK、GFSK、MSK、OOK}

^{広い周波数範囲: 142 MHz ～ 1050 MHz}

^{プログラム可能なデータ速度、最大 200 kbps}

^{自動周波数補正 (AFC) と受信信号強度表示 (RSSI) を統合}

 

^{2.高性能RFフロントエンド}

^{最大出力パワー: +13 dBm、きめ細かいパワー調整付き}

^{優れた受信感度: -121 dBm}

^{低ノイズアンプ (LNA) と高効率パワーアンプ (PA) を統合}

^{自動ゲイン制御 (AGC) と構成可能なチャネル フィルタリング}

 

^{3.高度な低電力管理}

^{受信モード電流: わずか 8.5 mA}

^{スタンバイ電流：1μA未満}

^{高速ウェイクアップメカニズム (<500 μs)}

^{インテリジェントな電源管理モード}

 

^{4.高度に統合された設計}

^{バラン回路内蔵}

^{統合型温度補償水晶発振器 (TCXO)}

^{包括的な SPI インターフェイスと GPIO 制御}

^{オンチップデータバッファとFIFO}

 

 

II.機能ブロック図とシステムアーキテクチャ分析

 

 

^{このブロック図は、CMX7364Q1 が高度に統合されたシステム オン チップ (SoC) モデムであり、そのアーキテクチャが RF フロントエンド、デジタル信号処理コア、多機能インターフェイスの 3 つの主要なドメインに分かれていることを明確に示しています。}

 

 

 

 

^{1. RFおよびアナログ信号ドメイン
これは、チップが無線チャネルと対話するための物理インターフェイスとして機能します。}

^{RF Rx および RF Tx: 完全に統合された受信および送信 RF フロントエンド。これにより、低ノイズ増幅、ダウンコンバージョン、アップコンバージョン、電力増幅などの機能を含む、高周波無線信号の直接処理が可能になります。}

^{ADC および DAC: RF ドメインとデジタル ドメインの橋渡しをします。}

^{受信パス: 復調されたアナログ信号をデジタル信号 (ADC) に変換します。}

^{送信パス: 処理されたデジタル信号をアナログ信号 (DAC) に変換します。}

 

 

^{2. デジタル信号処理コア}
 

^{これはチップの「頭脳」として機能し、信号の変調、復調、エンコード、フィルタリングを担当します。}

 

^{デジタル フィルター: プログラム可能なデジタル フィルターが受信パスと送信パスの両方に装備されており、波形を整形して隣接チャンネルの干渉を抑制し、信号品質を確保します。}

 

^{モデム コア: モデム コアには、前方誤り訂正 (FEC) および変調機能が統合されています。 FEC により、受信側でのエンコードによる自動エラー検出と訂正が可能になり、通信の信頼性が大幅に向上します。}

 

^{変調固有の関数マッピング: これはマルチモード機能を実現するための鍵です。これにより、チップは単一モードに固定されるのではなく、ソフトウェア構成を通じてさまざまな変調方式をサポートできるようになります。}

 

^{DFTx: 離散フーリエ変換 (DFT) などの複雑なアルゴリズムを実装し、高度な変調/復調またはスペクトル分析機能をサポートする専用のデジタル信号処理モジュールである可能性があります。}

 

^{3. 制御およびインターフェースシステム
これは、チップが外部 (ホスト コントローラーおよび周辺機器) と通信するためのブリッジとして機能します。}

 

^{C-バス:主要な制御および構成インターフェイス。通常は SPI または同様のバスです。ホストは、それを通じて構成レジスタにアクセスし、チップのすべての動作パラメータを設定します。}

 

^{ホストマイクロコントローラー:C-BUS を介してチップに接続し、高レベルのプロトコルとユーザー アプリケーションを担当し、CMX7364 を制御します。}

 

^{FIFO:内蔵の先入れ先出しメモリは送受信データをバッファリングするため、リアルタイム データ ストリームの処理におけるホストの負担が軽減され、システム効率が向上します。}

 

^{C-BUS/SPI マスター:ユニークで強力な機能は、CMX7364 が外部シリアル デバイスを制御するマスター デバイスとして機能できることです。これにより、ホストの介入なしにセンサーを直接読み取ったり、他のチップを制御したりできるため、システム設計が簡素化されます。}

 

^{4. 充実した補助機能
これらの機能により、チップの応用範囲が大幅に拡大します。}

 

^{1.4 x GPIO: ステータス表示、スイッチ制御などに使用できる汎用入出力ピン。}

^{2.4 x ADC & 4 x DAC: 統合されたアナログ インターフェイスにより、アナログ センサー (温度、圧力など) への直接接続やアナログ制御信号の出力が可能になり、真の「シングルチップ データ収集および送信」ソリューションを実現します。}

^{3.2 x CLK Synth: 特定の周波数のクロック信号を生成できるクロック シンセサイザーで、チップ自体または外部デバイスにクロック ソースを提供します。}

 

^{5. 電源とドキュメントの注釈}

^{3.3V: チップは 3.3V の単一電源で動作します。}

^{機能マップの色分け: ドキュメントでは、さまざまな「機能マップ」に関連する機能を区別するために色分けが使用されています。これは、チップが異なるファームウェアまたは構成セットをロードすることで動作モードと機能の焦点を切り替えることができることを示しています。}

 

^{概要と核となる価値}

^{CMX7364Q1 は単なるモデムをはるかに超えており、柔軟性の高い無線通信およびデータ収集処理センターです。その核となる価値は、:}

 

^{高度な統合: RF、変調/復調、データ変換、および複数のインターフェイスを 1 つのチップに統合し、外部回路を大幅に簡素化します。}

^{究極の柔軟性: マルチモード変調をサポートし、広範な補助インターフェイスを介してセンサーやアクチュエーターに直接接続できます。}

^{システムレベルのイノベーション: 独自の SPI マスター機能により、周辺デバイスの自律的な管理が可能になり、ホスト プロセッサの負担が軽減され、よりスマートな分散システム アーキテクチャが可能になります。}

 

^{この設計により、信頼性の高いデータ送信とローカル データの取得および制御機能を必要とする複雑な IoT アプリケーションに最適です。}

 

 

Ⅲ．全体的な機能アーキテクチャの詳細な分析

 

 

^{システムアーキテクチャの概要
CMX7364Q1 は高度に統合されたマルチモード高性能無線データ モデムで、RF 処理、デジタル変調/復調、および豊富な周辺インターフェイスをシングルチップ ソリューションにシームレスに組み合わせる高度なシステムオンチップ アーキテクチャを採用しています。}

 

 

 

 

^{コア機能モジュールの分析}

^{1. RF トランシーバー サブシステム}

^{完全な RF チェーン: 独立した受信および送信 RF フロントエンドを統合}

^{高性能 ADC/DAC: アナログ領域とデジタル領域の間で正確な信号変換を実現}

^{インテリジェントゲインコントロール: 動的な信号環境に適応する自動ゲイン調整をサポートします。}

 

^{2. デジタル信号処理コア}

^{プログラム可能なデジタル フィルター: 複数の帯域幅構成とフィルター特性をサポート}

^{前方誤り訂正 (FEC) エンジン: 統合された堅牢な FEC 機能により、リンクの信頼性が大幅に向上します。}

^{マルチモード モデム: 機能マッピング技術により柔軟な変調方式切り替えを可能にします。}

 

^{3. 補助機能ユニット
汎用インターフェースのリソース:}

^{4 チャンネル GPIO が柔軟なデジタル制御機能を提供}

^{4チャンネルADCはアナログセンサーの直接接続をサポート}

^{4チャンネルDACにより正確なアナログ信号出力が可能}

 

クロック管理システム:

2 つの独立したクロック シンセサイザーがさまざまなタイミング要件を満たします

データバッファリングメカニズム:

内蔵 FIFO によりデータ ストリームの処理効率が最適化されます。

 

^{4. システムインターフェースアーキテクチャ}

^{ホスト制御インターフェイス: 標準 C-BUS/SPI スレーブ インターフェイスにより、ホスト プロセッサとの効率的な通信が保証されます。}

^{周辺機器制御: 独自の SPI マスター コントローラー機能により、外部シリアル デバイスの直接管理が可能になります。}

^{コンフィギュレーション レジスタ セット: 包括的なレジスタ マッピングにより詳細な機能コンフィギュレーションをサポート}

 

 

^{イノベーションのハイライト}

 

^{システムレベルの統合の利点}

^{真のシングルチップ ソリューション: RF からアプリケーションまでの完全な信号チェーンを単一チップ内に実装します。}

^{ハードウェアの再構成可能性: 機能マッピング技術を通じて動的なマルチモード切り替えを可能にします。}

^{電力最適化設計: 複数の低電力動作モードをサポートするインテリジェントな電力管理}

 

^{アプリケーションの柔軟性のブレークスルー}

^{周波数帯域適応性：142～1050MHzの広い周波数範囲をサポート}

^{選択可能な変調方式: FSK、GFSK、MSK、OOK、およびその他のさまざまな変調フォーマットと互換性があります。}

^{豊富なインターフェースリソース: 外部コンポーネント要件を大幅に削減し、システムの複雑さを軽減します。}

 

^{エンジニアリングの実装価値}

^{設計の簡素化: RF 設計の障壁を大幅に下げ、製品開発サイクルを加速します。}

^{コストの最適化: BOM 数と PCB 面積を削減し、コスト競争力を強化します。}

^{信頼性の向上: 産業グレードの設計により、要求の厳しい環境でも安定した動作を保証します。}

 

^{CMX7364Q1 は、革新的なシステム アーキテクチャと包括的な機能統合を通じて、IoT、産業オートメーション、スマート メータリング アプリケーション向けの競争力の高い無線通信ソリューションを提供し、最新の無線通信チップの技術進化トレンドを完全に体現しています。}

 

 

 

 

IV. I/Q 送信および受信チャネルのブロック図

 

 

 

^{高速 QAM 変調シナリオに最適}

^{受信パス (RF Rx):}

 

 

^{RF Rx: RF信号入力}

^{I/Q Demod: 直交復調、I/Q デュアルチャネル信号を出力}

^{ADC: アナログからデジタルへの変換}

^{チャンネル フィルター: チャンネル フィルターとシェーピング フィルター}

^{AFC: 自動周波数制御}

^{Auto Frame Sync Detect: 自動フレーム同期検出}

^{RSSI: 受信信号強度の表示}

^{Symbol De-Mapper: シンボル デマッピング、4/16/32-QAM をサポート}

^{バッファ: データバッファリング}

^{リンク品質検出: リンク品質の検出。
Raw モード データ: Raw モード データ出力。
チャネル デコーダ: エラー制御と検出を含むチャネル デコード。
コード化モード データ: コード化モード データ出力。
FIFO + フラグ テーブル: バッファリングとステータス フラグ。
ホスト I/O: ホストとのデータ インターフェイス (CDATA、RDATA、CSN、SCLK、IRQN)。}

 

 

^{送信パス (RF Tx):}

^{ホスト I/O: ホストからデータを受信します。}

^{FIFO + フラグ テーブル: データ バッファリングとステータス管理}

^{チャンネルエンコーダー: エラー制御付きチャンネルエンコード}

^{フレームの構築: フレーム化、プリアンブル、フレーム同期ワード、テールの追加}

^{バッファ: データバッファリング}

^{シンボル マッパー: シンボル マッピング、4/16/32-QAM をサポート}

^{パルス整形フィルタ: パルス整形フィルタリング}

^{DAC: デジタルからアナログへの変換}

^{I/Q Mod: 直交変調}

^{RF Tx: RF信号出力}

 

 

^{従来の FSK 変調シナリオに適用可能}

^{受信パス (RF Rx):}

 

 

 

 

 

^{RF Rx: RF 信号入力。
I/Q Demod: 直交復調。
ADC: アナログからデジタルへの変換。
チャンネルフィルター: チャンネルフィルター。
AFC: 自動周波数制御。
Auto Frame Sync Detect: 自動フレーム同期検出。
RSSI: 受信信号強度の表示。
Symbol De-Mapper: シンボルのデマッピング、2/4/8/16-FSK をサポート。
バッファ: データのバッファリング。
リンク品質検出: リンク品質の検出。
Raw モード データ: Raw モード データ出力。
チャネルデコーダ: チャネルデコード。
コード化モード データ: コード化モード データ出力。
FIFO + フラグ テーブル: バッファリングとステータス フラグ。
ホスト I/O: ホストとのデータ インターフェイス。}

 

 

^{送信パス (RF Tx):}

^{ホスト I/O: ホストからデータを受信します。}

^{FIFO + フラグ テーブル: データ バッファリングとステータス管理}

^{チャンネルエンコーダー: チャンネルエンコーディング}

^{フレームの構築: フレーム化、プリアンブル、フレーム同期ワード、テールの追加}

^{バッファ: データバッファリング}

^{シンボル マッパー: シンボル マッピング、2/4/8/16-FSK をサポート}

^{パルス整形フィルタ: パルス整形フィルタリング}

^{DAC: デジタルからアナログへの変換}

^{I/Q Mod: 直交変調}

^{RF Tx: RF信号出力}

 

 

^{比較総括表（英語翻訳）}

 

 

特徴	FI-4.x (図 2)	FI-1.x / FI-2.x (図 3)
変調方式	高次 QAM (4/16/32)	FSK (2/4/8/16)
データレート	高い	中～低
アプリケーションシナリオ	高速データ伝送	従来の堅牢な狭帯域通信
シンボルのマッピング/デマッピング	マルチレベルQAMをサポート	マルチレベルFSKをサポート
フィルター	チャネル整形 + パルス整形	チャンネルフィルタリング + パルス整形

 

 

 

V. 電源およびデカップリング回路の設計ガイド

 

 

 

^{主要な設計ポイントの分析}
 

^{1.電源ピンとデカップリングターゲット:}

_{この図では、特別な注意が必要な電源ピン、AV_DD と V_RMS を明確に示しています。}

_{AV_DD は、チップのアナログ回路セクションの電源です。電源リップルは受信信号の品質に直接影響を与える可能性があるため、この部品はノイズに非常に敏感です。}

_{V_RMS は、ADC やモデムなどのコア モジュールで使用される重要な内部基準電圧である可能性があります。その安定性は信号処理の精度に直接影響します。}

 

^{2. デカップリングの主な目的:}

^{ノイズフィルタリング:
電源ラインや回路基板の他の部分からのノイズが、電源ピンを介してチップの敏感なアナログ回路に侵入するのをブロックします。}

 

^{瞬時電流の供給:
チップ内の高速スイッチング トランジスタの局所的な低インピーダンス充電源として機能し、電流需要の突然の変化によって引き起こされる電源電圧の変動を防ぎます。}

 

 

^{3.PCB レイアウトの厳しい要件:}

^{グランドプレーン:
完全かつ連続したグランド プレーンは、チップのアナログ領域の下に設計する必要があります。これにより、すべての戻り電流に対して低インピーダンス、低ノイズの共通経路が提供されます。}

 

^{低インピーダンス接続:
注で特に強調されているように、AV_SS とデカップリング コンデンサのグランド端子の間に、このグランド プレーンを介して最短かつ最も幅の広い (つまり、最低インピーダンスの) 接続を確立する必要があります。この経路にインピーダンスがあると、デカップリングの有効性が大幅に損なわれます。}

 

^{受信パスの保護:
これらすべての対策 (デカップリング、接地) の最終目標は、敏感な受信信号パスを外部の漂遊信号干渉から保護し、チップが弱い無線信号を正確に復調できるようにすることです。}

 

^{コアコンテンツ分析
1.設計目標:}

^{優れた静音性能を実現します。}

^{敏感な受信パスを外部の帯域内スプリアス信号干渉から保護します。}

 

^{2.主要な対策:}

^{電源デカップリング:
これは設計における最優先事項です。アナログ電源ピン AV_DD と重要な内部基準電圧ピン V_RMS には、包括的かつ効果的なデカップリングを提供する必要があります。}

^{PCB レイアウト: プリント基板のレイアウトの重要性が強調されます。}

 

^{3.特定の PCB レイアウト要件:}

^{グランドプレーン:
完全かつ連続したグランド プレーンは、チップのアナログ回路領域の下に設計する必要があります。}

 

^{低インピーダンス接続:
このグランド プレーンの主な目的の 1 つは、特に AV_SS と AV_DD および V_RMS のデカップリング コンデンサのグランド端子の間に低インピーダンス接続パスを提供することです。}

 

^{概要と意味
この図は、明確なエンジニアリング要件を伝えています。つまり、CMX7364 の優れた性能 (高い受信感度など) は、チップ自体によってのみ決定されるのではなく、ボードレベルの電源と接地の設計に大きく依存します。}

 

^{AV_DD と V_RMS は、ノイズが侵入しやすい最も脆弱なポイントです。これらに対処するには、異なる値のコンデンサ (10μF、100nF、1nF の組み合わせなど) をピンの近くに配置して、異なる周波数のノイズを除去する必要があります。}

 

^{適切なグランドプレーンがないと、リターンパスのインピーダンスが高くノイズが効率的に吸収されないため、デカップリングコンデンサの有効性が大幅に損なわれます。}

 

^{これらのガイドラインを無視すると、通信範囲の減少やデータエラー率の増加など、通信品質の低下に直結します。}

 

 

VI.外部水晶発振器インターフェース回路設計ガイド

 

 

^{主要な概要
この図は、CMX7364 に基準クロックを提供する外部水晶発振器インターフェイス回路を示しています。}

 

 

 

^{1.コア回路:}

^{これは標準的な Pierce オシレーターです。}

^{外部クリスタル (X1) と 2 つの負荷コンデンサ (C1、C2、標準値は両方とも 22pF) が必要です。}

 

^{2. 主要な設計ポイント:}

^{デュアルモードのサポート: 回路は水晶を使用することも、外部クロック ソース (XTAL/CLOCK ピンからの信号入力、XTALN ピンはフローティングのまま) によって直接駆動することもできます。}

^{周波数の選択: 水晶周波数は、データシートの「動作限界」セクションに従って選択する必要があります。}

^{PCB レイアウト: 寄生効果を最小限に抑え、安定した発振を確保するには、水晶振動子とコンデンサをチップ ピンの近くに配置する必要があります。}

 

^{まとめ：この回路はチップの「心臓部」として機能し、正確なタイミングを提供します。システムの安定性には、コンポーネントを適切に選択し、コンパクトなレイアウトを遵守することが重要です。}

 

 

VII. GMSK/GFSK 変調シナリオにおける 2 点変調送信および I/Q 受信アーキテクチャの概略図

 

 

 

CMX7364Q1 はコア モデムとして機能し、外部 RF フロントエンド チップと連携して、完全な GMSK/GFSK 無線トランシーバ システムの典型的なアプリケーション ソリューションを形成します。

 

 

 

 

^{システムコアアーキテクチャ
このソリューションは「I/Q受信+2点変調送信」のハイブリッドアーキテクチャを採用しています。}

^{受信パス:
従来の I/Q ダウンコンバージョンを利用して、ベースバンド信号を直接取得します。}

^{送信パス:
変調信号を送信機の電圧制御発振器(VCO)に直接印加する高性能「2点変調」技術を採用。}

 

^{コアチップの分業体制}

^{1.CMX7364Q1: コアモデム}

^{責任: すべてのベースバンド信号処理。}

^{受付中：
内部の 2 つの ADC を利用して、RF チップからの I および Q アナログ ベースバンド信号をデジタル信号に変換し、復調、デコードなどの処理を実行します。}

^{送信中:
変調されたデジタル信号を生成し、内部 DAC および補助 DAC を介して出力して、送信機の周波数シンセサイザーを制御します。}

 

 

^{2.CMX392: RF フロントエンド/アップコンバータ}

^{役割: 送信パスにおける 2 点変調と RF キャリア生成。}

^{コアコンポーネント: フェーズロックループ (PLL) と電圧制御発振器 (VCO) が内部に統合されています。}

^2点変調:

^{低周波数パス: 変調データは「制御電圧入力」を介して VCO に直接適用され、広い周波数偏移変調を実現します。}

^{高周波数パス: 変調データは、補償と正確なキャリア周波数制御のために、C-Bus (シリアル バス) を通じて PLL の Σ-Δ 変調器に供給されます。}

 

^{3.CMX7164: 補助アナログフロントエンド}

^責任:

^{2 点変調に必要なアナログ制御電圧を生成するための追加の補助デジタル/アナログ コンバータ (Aux DAC1) を提供します。}

^さらに：

^{また、GPIO および基準電圧機能も提供し、システムの制御およびインターフェース機能を強化します。}

 

 

^{信号パスの詳細}
 

^{受信パス (Rx)}

^{1.アンテナで受信された RF 信号は、低ノイズアンプ (LNA) を通過します。}

^{2.その後、CMX392 に入り、局部発振器信号と混合され、ダウンコンバートされて I および Q ベースバンド アナログ信号が生成されます。}

^{3.I/Q 信号はデジタル化のために CMX7364 の ADC に送信されます。}

^{4.CMX7364 は、デジタル化された I/Q 信号に対して復調、同期、チャネル デコードを実行し、最終的にホスト I/F を介してホスト プロセッサにデータを送信します。}

 

 

^{送信パス (Tx)}

 

^{1.ホストプロセッサはホストI/Fを介してCMX7364に送信するデータを送信します。}

^{2.CMX7364 は、データをエンコード、フレーム化し、変調マッピングを実行します。}

^{3. 変調信号は 2 点変調により同時に出力されます。}

^{パス 1 (高周波/補償パス):
変調データは C-BUS シリアル バス経由で CMX392 の PLL に送信され、分周比が調整されます。}

^{パス 2 (低周波/メイン変調パス):
変調データは、CMX7364 の内部 DAC および CMX7164 の Aux DAC1 を介してアナログ電圧に変換され、CMX392 の内部 VCO の「制御電圧入力」に直接適用されます。}

 

^{2 点変調からの信号は VCO で合成され、変調された RF 信号が直接生成され、電力増幅器 (PA) によって増幅され、アンテナを介して送信されます。}

 

 

^{まとめ
1.この図は、高性能、高度に統合されたワイヤレス送信機ソリューションを示しています。}

^{2.「2点変調」技術はこの設計の本質であり、直接変調の広帯域特性とPLL周波数合成の安定性および精度を組み合わせており、高速GMSK/GFSK変調に非常に適しています。}

^{3.CMX7364Q1 はシステムの「デジタル頭脳」として機能し、コア信号処理を担当し、連携して動作します。}

^{CMX392 および CMX7164 と組み合わせて、完全なワイヤレス トランシーバー機能を実現します。}

^{4.この設計アプローチは、高い通信品質とデータレートが要求されるプロのワイヤレスデータ伝送分野で一般的に使用されています。}

 

 

 

Ⅷ. 2-FSK/4-FSK 変調シナリオの無線設計アーキテクチャの概略図

 

 

^{コアアーキテクチャと利点}

^{統合 I/Q インターフェイス:
この設計では、受信と送信の両方に I/Q (同相/直交) 信号を使用します。最も重要なのは、この I/Q インターフェイスが高次 QAM 変調に使用されるものと同一であると注釈が明示的に述べていることです。}

 

^{マルチモードの利便性:
このインターフェイスの均一性には大きな利点があり、単一のハードウェア RF フロントエンド設計で、単純な FSK から複雑な高次 QAM まで、複数の変調方式をサポートできるようになります。異なる変調方式間の切り替えは、ソフトウェアを介してチップの動作モードを設定するだけで実現され、設計の柔軟性と多用途性が大幅に向上します。}

 

 

^{エンジニアリング上の主要な課題: I/Q DC オフセット
この注釈は、I/Q 受信モードの使用に本質的に関連する重大な問題、つまり DC オフセットを特に強調しています。}

 

^{問題の原因:}

^{DC オフセットは CMX7364 自体によって生成されるのではなく、フロントエンド無線受信機 (つまり、図の RF チップまたはアナログ フロントエンド回路) から発生します。}

^{RF レシーバーにおけるコンポーネントの不一致や局部発振器の漏れなどの現象により、CMX7364 に入力される最終的な I および Q ベースバンド信号に、望ましくない一定の DC 電圧成分が含まれます。}

^{問題の影響:}

^{この DC オフセットは、後続の復調プロセスに重大な干渉を与える可能性があります。 FSK などの変調方式の場合、誤った判定しきい値が発生し、ビット誤り率が大幅に増加し、受信機の感度が低下します。}

^{解決策のヒント:}

^{注釈は、このオフセットが通常、特定の無線設定では一定であることを示しています。}

^{これは、解決策の方向性を示します。システムは、キャリブレーションを通じて、または復調前にデジタル ドメイン (おそらく CMX7364 内) でデジタル DC オフセット キャンセル回路を使用することによって、この固定 DC 成分を自動的に推定して差し引くことができます。}

 

 

^{伝送路の簡素化
厳密な線形化が必要な QAM 変調とは異なり、アノテーションでは、2/4-FSK の送信時には線形化が不要であることが特に示されています。}

 

^{理由: FSK は定包絡線変調であり、送信信号の振幅が変化しないことを意味します。これにより、送信機のパワーアンプ (PA) における厳密な線形性要件が不要になり、より効率的な非線形パワーアンプ (クラス C アンプなど) の使用が可能になり、システムの消費電力とコストが削減されます。}

 

^{まとめ
この図は、統合 I/Q インターフェイスを備えた CMX7364Q1 が、マルチモード モデムを構築するための強固な基盤を提供することを示しています。ただし、高いパフォーマンスを達成するには、設計者は I/Q 受信パスに固有の DC オフセットの問題に対処する必要があります。同時に、FSK モードでは送信機の設計が簡素化され、消費電力とコストの面で有利になります。}

 

 

 

IX.伝送スペクトラムと変調度測定構成図

 

 

^{主な目的
この構成は、以下を含む I/Q 動作モードでのチップの伝送性能を正確に測定するために使用されます。}

^{透過スペクトル}

^{変調品質（例：エラーベクトル振幅（EVM）、周波数偏差など）}

 

 

^{システム接続とコンポーネントの分析
これは、次の 3 つの主要コンポーネントで構成される典型的なテスト システムです。}

 

 

 

^{1.テスト対象デバイス: CMX7364 & CMX7164}

^{CMX7364 はコア モデムとして機能し、FI-2.x モード (通常は FSK 変調に使用されます) で動作します。}

^{I/Q インターフェイスを介してベースバンド アナログ信号を出力します。}

^{CMX7164 はコンパニオン チップとして、ここではバッファ アンプ/ドライバ ステージとして機能し、I/Q 信号が後続のテスト機器に接続するのに十分な品質と駆動能力を備えていることを確認します。}

 

 

^{2.RF信号生成：RFベクトル信号発生器}

^{これは単純な信号源ではなく、RF 変調器として使用されます。}

^{その動作方法は、CMX7164 から I/Q ベースバンド信号を受信し、これらの信号を使用して内部生成された RF 搬送波を変調することです。}

^{最終的に、CMX7364 データによって変調された RF 信号を出力します。}

 

^{3.性能解析：スペクトラムアナライザ/ベクトルシグナルアナライザ}

^{スペクトラム アナライザー モード: 送信信号のスペクトラム マスクと帯域外放射を観察するために使用されます。}

^{ベクトル信号アナライザー モード: 周波数偏差、EVM (誤差ベクトル振幅)、位相誤差などの重要な指標の測定など、変調品質の詳細な分析に使用されます。}

 

^{主要な運用ポイント}

^{テスト信号源: テストでは、CMX7364 からの PRBS (擬似ランダム バイナリ シーケンス) を使用して RF ベクトル信号発生器を変調します。
PRBS は現実的なランダム データをシミュレートし、統計的に意味のあるテスト結果を可能にします。}

^{パラメータ調整: CMX7364 の内部レジスタ $61 を設定することにより、送信信号のピーク周波数偏差を調整できます。これにより、FSK 変調インデックスを正確に制御し、スペクトルと変調品質に対するその影響を観察することができます。}

 

^{まとめ
この図は、実験室環境で CMX7364 トランスミッタの性能を検証および最適化するための標準的な方法を示しています。これは、チップのベースバンド I/Q}