कम प्रतिरोध स्विच डिजाइन विश्लेषण समाधान

^{20 सितंबर, 2025 समाचार औरmdash; ऑटोमोटिव इलेक्ट्रॉनिक्स और पोर्टेबल उपकरणों में सिग्नल स्विचिंग विश्वसनीयता की बढ़ती मांगों के साथ, उच्च-सटीक एनालॉग स्विच चिप सिग्नल चेन डिज़ाइन में महत्वपूर्ण घटक बन रहे हैं। 74LVC4066BQ-Q100X क्वाड सिंगल-पोल सिंगल-थ्रो (SPST) एनालॉग स्विच, 1.4V से 4.5V की विस्तृत वोल्टेज रेंज और 6Ω के कम ऑन-रेजिस्टेंस के साथ, इन-व्हीकल इन्फोटेनमेंट सिस्टम, सेंसर सिग्नल रूटिंग और ऑडियो सिग्नल प्रोसेसिंग के लिए एक विश्वसनीय समाधान प्रदान करता है।}

I. मुख्य तकनीकी विशेषताएं

^{74LVC4066BQ-Q100X एक AEC-Q100 प्रमाणित ऑटोमोटिव-ग्रेड क्वाड सिंगल-पोल सिंगल-थ्रो (SPST) एनालॉग स्विच है जिसमें 6Ω कम ऑन-रेजिस्टेंस और 1.4V से 4.5V की विस्तृत ऑपरेटिंग वोल्टेज रेंज है। डिवाइस ब्रेक-बिफोर-मेक स्विचिंग आर्किटेक्चर को अपनाता है, द्वि-दिशात्मक सिग्नल ट्रांसमिशन का समर्थन करता है, और इसमें 0.1μA का अल्ट्रा-लो स्टैटिक करंट है। एक कॉम्पैक्ट DHVQFN14 पैकेज में रखा गया, यह ऑटोमोटिव इलेक्ट्रॉनिक्स और औद्योगिक अनुप्रयोगों की उच्च-विश्वसनीयता सिग्नल स्विचिंग आवश्यकताओं को पूरा करता है।}

^{II. कार्यात्मक आरेख विवरण}

 ^{समग्र संरचना}

^{चिप में 4 स्वतंत्र द्वि-दिशात्मक एनालॉग स्विच (SW1 से SW4) शामिल हैं।}

^{प्रत्येक स्विच को एक समर्पित नियंत्रण इनपुट पिन द्वारा नियंत्रित किया जाता है।}

^{द्वि-दिशात्मक सिग्नल ट्रांसमिशन (इनपुट/आउटपुट विनिमेय) का समर्थन करता है।}

^{74LVC4066BQ-Q100X एक एकीकृत सर्किट है जिसमें चार स्वतंत्र एनालॉग स्विच शामिल हैं। प्रत्येक स्विच द्वि-दिशात्मक रूप से एनालॉग या डिजिटल सिग्नल प्रसारित कर सकता है और एक समर्पित डिजिटल नियंत्रण पिन (INx) द्वारा नियंत्रित होता है।}

^{मुख्य कार्यात्मक विवरण:
चिप की कार्यक्षमता को चार स्वतंत्र सिंगल-पोल सिंगल-थ्रो (SPST) स्विच के रूप में समझा जा सकता है। प्रत्येक स्विच में दो द्वि-दिशात्मक पोर्ट (उदाहरण के लिए, IO1A और IO1B) होते हैं जो विनिमेय होते हैं, और एक नियंत्रण टर्मिनल (IN1)।}

^{जब नियंत्रण पिन (INx) उच्च होता है: संबंधित स्विच बंद हो जाता है, जिससे सिग्नल अपने दो पोर्ट (IOxA और IOxB) के बीच द्वि-दिशात्मक रूप से प्रवाहित हो सकता है।}

^{जब नियंत्रण पिन (INx) कम होता है: संबंधित स्विच खुल जाता है, जो दो पोर्ट के बीच एक उच्च-प्रतिबाधा स्थिति प्रस्तुत करता है, सिग्नल ट्रांसमिशन को अवरुद्ध करता है।}

^{पिन फ़ंक्शन संक्षिप्त विवरण:}

^{पावर (VCC, पिन 14) और ग्राउंड (GND, पिन 7) पूरे चिप को पावर की आपूर्ति करते हैं।}

^{शेष पिनों को चार समूहों में विभाजित किया गया है, प्रत्येक एक स्विच को नियंत्रित करता है:}

^{IN1 (पिन 1) IO1A (पिन 2) और IO1B (पिन 3) से जुड़े स्विच को नियंत्रित करता है।}

^{IN2 (पिन 4) IO2A (पिन 5) और IO2B (पिन 6) से जुड़े स्विच को नियंत्रित करता है।}

^{IN3 (पिन 10) IO3A (पिन 9) और IO3B (पिन 8) से जुड़े स्विच को नियंत्रित करता है।}

^{IN4 (पिन 13) IO4A (पिन 12) और IO4B (पिन 11) से जुड़े स्विच को नियंत्रित करता है।}

III. पिनआउट आरेख विवरण

^{शीर्षक "पिनिंग जानकारी" इंगित करता है कि मुख्य उद्देश्य डिवाइस के पिन कॉन्फ़िगरेशन, जिसमें पिन नंबर, कार्यात्मक परिभाषाएँ और विभिन्न पैकेजों के तहत पिन लेआउट शामिल हैं, का परिचय देना है।}

^{बायाँ खंड (लॉजिक प्रतीक):}

^{फ़ंक्शन: चिप में 4 स्वतंत्र एनालॉग स्विच शामिल हैं।}

^{पिन: प्रत्येक स्विच में शामिल हैं:}

^{1 नियंत्रण टर्मिनल (1E, 2E, आदि)। जब नियंत्रण सिग्नल उच्च होता है तो स्विच संचालित होता है।}

^{2 द्वि-दिशात्मक सिग्नल टर्मिनल (1Y/1Z, आदि), द्वि-दिशात्मक सिग्नल प्रवाह की अनुमति देते हैं।}

^{दायाँ खंड (भौतिक पैकेज):}

^{दिखावट: भौतिक चिप एक SO14 पैकेज में है।}

^{मुख्य बिंदु: आरेख में पायदान पिन 1 की स्थिति को इंगित करता है, और पिन नंबर एक वामावर्त क्रम का पालन करते हैं।}

^{महत्वपूर्ण नोट: नीचे का पाठ स्पष्ट करता है कि चिप के नीचे का थर्मल पैड ग्राउंड कनेक्शन नहीं है और इसे सोल्डर करना अनिवार्य नहीं है (हालांकि बेहतर गर्मी अपव्यय के लिए आम तौर पर इसकी सिफारिश की जाती है)।}

^{मुख्य सारांश:
बायाँ आरेख बताता है कि चिप क्या करता है (4 स्विच), जबकि दायाँ आरेख दिखाता है कि इसे कैसे कनेक्ट किया जाए (वास्तविक पिन क्रम)। यह सर्किट आरेख को भौतिक चिप से जोड़ने का काम करता है।}

^{IV. टेस्ट सर्किट आरेख विश्लेषण}

^{टेस्ट सर्किट 1: ऑफ-स्टेट लीकेज करंट माप}

^{उद्देश्य: जब स्विच बंद हो तो स्विच चैनल के माध्यम से छोटे लीकेज करंट को मापें।}

^{विवरण:}

^{V_I को V_CC या GND पर सेट किया गया है}

^{V_O को GND या V_CC पर सेट किया गया है (V के साथ एक वोल्टेज अंतर बनाना_I) को मापें}

^{नियंत्रण पिन nE को कम स्तर पर सेट किया गया है ताकि यह सुनिश्चित किया जा सके कि स्विच ऑफ स्थिति में है}

^{इस समय एमीटर के माध्यम से मापा गया करंट ऑफ-स्टेट लीकेज करंट (I_off) को मापें}

^{टेस्ट सर्किट 2: ऑन-स्टेट लीकेज करंट माप
उद्देश्य: जब स्विच बंद हो तो सिग्नल चैनल से बिजली आपूर्ति या ग्राउंड में प्रवाहित होने वाले छोटे लीकेज करंट को मापें।}

IV. ऑन प्रतिरोध को मापने के लिए टेस्ट सर्किट

1. टेस्ट सर्किट आरेख

^{2. घटक और पैरामीटर विवरण}

^{DUT (टेस्ट के तहत डिवाइस): 74LVC4066BQ-Q100X में से एक स्विच (उदाहरण के लिए, nY-nZ)}

^{V_st: नियंत्रण वोल्टेज (आमतौर पर V_CC, जैसे 3.3V या 5V), जिसका उपयोग स्विच (nE) को सक्षम करने के लिए किया जाता है}

^{V_i: इनपुट वोल्टेज (एक समायोज्य DC स्रोत का उपयोग करने की अनुशंसा की जाती है, उदाहरण के लिए, 0~5V)}

^{I_SW: सीरीज एमीटर (या एक सटीक रोकनेवाला + वोल्टमीटर का उपयोग करके अप्रत्यक्ष माप)}

^{GND: सामान्य ग्राउंड}

^{3. टेस्ट स्टेप्स}

^{V सेट करें_CC = 5V (या आवश्यक ऑपरेटिंग वोल्टेज)}

^{V सेट करें_st = V_CC स्विच को सक्षम करने के लिए}

^{V को धीरे-धीरे बढ़ाएँ_i 0V से V तक_CC}

^{स्विच करंट (I_SW) और स्विच वोल्टेज ड्रॉप (स्विच वोल्टेज = V_i - V_nZ) को मापें}

^{ऑन प्रतिरोध की गणना करें = स्विच वोल्टेज / स्विच करंट}

^{4. सावधानियां}

^{लीड प्रतिरोध त्रुटियों को कम करने के लिए चार-तार माप (केल्विन कनेक्शन) का उपयोग करें}

^{सुनिश्चित करें कि करंट चिप की अधिकतम रेटिंग से अधिक न हो (डेटाशीट देखें)}

^{जब कई स्विच का परीक्षण किया जा रहा हो, तो प्रत्येक को अलग से सक्षम और मापें}

V. चार्ज इंजेक्शन टेस्ट सर्किट

^{टेस्ट सिद्धांत
चार्ज इंजेक्शन एनालॉग स्विच के लिए एक महत्वपूर्ण पैरामीटर है, जो स्विच के भीतर परजीवी कैपेसिटेंस के कारण एनालॉग सिग्नल पथ में इंजेक्ट किए गए चार्ज की मात्रा को संदर्भित करता है जब नियंत्रण सिग्नल (nE) टॉगल करता है।}

^{गणना सूत्र:}

^{Qinj​=ΔVo​×Ct​}

^{Qinj​ =इंजेक्टेड चार्ज की मात्रा (कूलम्ब)
ΔVo​ =आउटपुट वोल्टेज भिन्नता (वोल्ट)}

^{Ct​ =टेस्ट कैपेसिटर (0.1 nF)}

^{सर्किट आरेख}

^{टेस्ट स्टेप्स}

^{सर्किट सेटअप:}

^{टेस्ट सर्किट को ऊपर दिए गए आरेख में दिखाए अनुसार कनेक्ट करें।}

^{Rgen​ को निर्दिष्ट मान पर सेट करें (डेटाशीट आवश्यकताओं के अनुसार)}

^{Vgen को एक उपयुक्त वोल्टेज पर सेट करें (आमतौर पर आपूर्ति वोल्टेज का आधा)}

^{टेस्ट प्रक्रिया:}

^{लॉजिक इनपुट (nE) को ऑफ स्टेट से ऑन स्टेट में स्विच करें (या इसके विपरीत)}

^{आउटपुट वोल्टेज भिन्नता Vo​ of ΔVo को मापने के लिए एक ऑसिलोस्कोप या उच्च-सटीक वोल्टमीटर का उपयोग करें}

^{स्विच टॉगल करने से पहले और बाद में वोल्टेज अंतर रिकॉर्ड करें।}

^{चार्ज इंजेक्शन की गणना करें:
सूत्र Qinj​=ΔVo​×Ct का उपयोग करके चार्ज इंजेक्शन की मात्रा की गणना करें}

^{परिणाम आमतौर पर पिकोकुलम्ब (pC) में रिपोर्ट किए जाते हैं}

^{सावधानियां}

^{कम-शोर और उच्च-सटीक माप उपकरण का उपयोग करें।
बाहरी हस्तक्षेप को कम करने के लिए एक स्थिर परीक्षण वातावरण सुनिश्चित करें।
सटीकता में सुधार करने के लिए कई मापों का औसत लें।
डेटा शीट में विशिष्ट परीक्षण स्थितियों और सीमाओं का संदर्भ लें।}

^{विशिष्ट पैरामीटर (डेटा शीट देखें) टेस्ट कैपेसिटेंस}

^{ypical पैरामीटर (डेटा शीट देखें) टेस्ट कैपेसिटेंस Ct​：0.1 nF}

^{लोड प्रतिरोध Rc​：1 MΩ}

^{स्रोत प्रतिरोध Rgen​：विशिष्ट परीक्षण स्थितियों के अनुसार सेट करें}

^{खरीद या आगे की उत्पाद जानकारी के लिए, कृपया संपर्क करें: 86-0775-13434437778,}

^{​या आधिकारिक वेबसाइट पर जाएं:https://mao.ecer.com/test/icsmodules.com/,विवरण के लिए ECER उत्पाद पृष्ठ पर जाएं: [लिंक]}