logo
Rumah > sumber daya > Kasus perusahaan tentang Solusi Analisis Desain Sakelar Tahanan Rendah

Solusi Analisis Desain Sakelar Tahanan Rendah

 Sumber daya perusahaan sekitar Solusi Analisis Desain Sakelar Tahanan Rendah

Berita 20 September 2025 — Dengan meningkatnya permintaan akan keandalan pensaklaran sinyal dalam elektronik otomotif dan perangkat portabel, chip sakelar analog presisi tinggi menjadi komponen penting dalam desain rantai sinyal. Sakelar analog quad single-pole single-throw (SPST) 74LVC4066BQ-Q100X, dengan rentang tegangan lebar 1,4V hingga 4,5V dan resistansi rendah sebesar 6Ω, memberikan solusi yang andal untuk sistem infotainment dalam kendaraan, perutean sinyal sensor, dan pemrosesan sinyal audio.

 

 

I. Fitur Teknis Inti

 

74LVC4066BQ-Q100X adalah sakelar analog quad single-pole single-throw (SPST) kelas otomotif bersertifikasi AEC-Q100 yang menampilkan resistansi rendah 6Ω dan rentang tegangan operasi lebar 1,4V hingga 4,5V. Perangkat ini mengadopsi arsitektur pensaklaran break-before-make, mendukung transmisi sinyal dua arah, dan memiliki arus statis ultra-rendah sebesar 0,1μA. Ditempatkan dalam paket DHVQFN14 yang ringkas, ia memenuhi persyaratan pensaklaran sinyal keandalan tinggi dari elektronik otomotif dan aplikasi industri.

 

II. Deskripsi Diagram Fungsional


 Struktur Keseluruhan

Chip berisi 4 sakelar analog dua arah independen (SW1 hingga SW4).

Setiap sakelar dikendalikan oleh pin input kontrol khusus.

Mendukung transmisi sinyal dua arah (input/output dapat dipertukarkan).

 

 

Solusi Analisis Desain Sakelar Tahanan Rendah

 

 

74LVC4066BQ-Q100X adalah sirkuit terpadu yang berisi empat sakelar analog independen. Setiap sakelar dapat mentransmisikan sinyal analog atau digital secara dua arah dan dikendalikan oleh pin kontrol digital khusus (INx).

 

Deskripsi Fungsional Inti:
Fungsi chip dapat dipahami sebagai empat sakelar single-pole single-throw (SPST) independen. Setiap sakelar memiliki dua port dua arah (misalnya, IO1A dan IO1B) yang dapat dipertukarkan, dan satu terminal kontrol (IN1).

 

Ketika pin kontrol (INx) tinggi: Sakelar yang sesuai menutup, memungkinkan sinyal mengalir dua arah antara dua portnya (IOxA dan IOxB).

 

Ketika pin kontrol (INx) rendah: Sakelar yang sesuai terbuka, menghadirkan keadaan impedansi tinggi antara kedua port, memblokir transmisi sinyal.

 

Deskripsi Singkat Fungsi Pin:

Daya (VCC, Pin 14) dan Ground (GND, Pin 7) memasok daya ke seluruh chip.

Pin yang tersisa dibagi menjadi empat grup, masing-masing mengendalikan satu sakelar:

IN1 (Pin 1) mengontrol sakelar yang terhubung ke IO1A (Pin 2) dan IO1B (Pin 3).

IN2 (Pin 4) mengontrol sakelar yang terhubung ke IO2A (Pin 5) dan IO2B (Pin 6).

IN3 (Pin 10) mengontrol sakelar yang terhubung ke IO3A (Pin 9) dan IO3B (Pin 8).

IN4 (Pin 13) mengontrol sakelar yang terhubung ke IO4A (Pin 12) dan IO4B (Pin 11).

 

III. Deskripsi Diagram Pinout

 

Judul "Informasi Pinning" menunjukkan bahwa tujuan utamanya adalah untuk memperkenalkan konfigurasi pin perangkat, termasuk nomor pin, definisi fungsional, dan tata letak pin di bawah paket yang berbeda.

 

 

Solusi Analisis Desain Sakelar Tahanan Rendah

Bagian Kiri (Simbol Logika):

Fungsi: Chip berisi 4 sakelar analog independen.

Pin: Setiap sakelar mencakup:

1 terminal kontrol (1E, 2E, dll.). Sakelar melakukan ketika sinyal kontrol tinggi.

2 terminal sinyal dua arah (1Y/1Z, dll.), memungkinkan aliran sinyal dua arah.

 

Bagian Kanan (Paket Fisik):

Penampilan: Chip fisik berada dalam paket SO14.

Poin Penting: Takik dalam diagram menunjukkan posisi Pin 1, dan nomor pin mengikuti urutan berlawanan arah jarum jam.

Catatan Penting: Teks di bagian bawah menjelaskan bahwa bantalan termal di bawah chip bukanlah koneksi ground dan tidak wajib untuk disolder (meskipun umumnya direkomendasikan untuk disipasi panas yang lebih baik).

 

Ringkasan Inti:
Diagram kiri menjelaskan apa yang dilakukan chip (4 sakelar), sedangkan diagram kanan menunjukkan cara menghubungkannya (urutan pin sebenarnya). Ini berfungsi sebagai jembatan yang menghubungkan skema sirkuit ke chip fisik.

 

IV. Analisis Diagram Sirkuit Uji

 

Sirkuit Uji 1: Pengukuran Arus Kebocoran Saat Mati

Tujuan: Mengukur arus kebocoran kecil melalui saluran sakelar saat sakelar mati.

 

Solusi Analisis Desain Sakelar Tahanan Rendah

 

 

Deskripsi:

VI diatur ke VCC atau GND

VO diatur ke GND atau VCC (membuat perbedaan tegangan dengan VI)

Pin kontrol nE diatur ke level rendah untuk memastikan sakelar dalam keadaan mati

Arus yang diukur melalui ammeter saat ini adalah arus kebocoran saat mati (Ioff)

 

Sirkuit Uji 2: Pengukuran Arus Kebocoran Saat Hidup
Tujuan: Mengukur arus kebocoran kecil yang mengalir dari saluran sinyal ke catu daya atau ground saat sakelar ditutup.

 

IV. Sirkuit uji untuk mengukur resistansi ON

 

1. Diagram Sirkuit Uji

Solusi Analisis Desain Sakelar Tahanan Rendah

2. Komponen dan Deskripsi Parameter

DUT (Perangkat yang Diuji): Satu sakelar dalam 74LVC4066BQ-Q100X (misalnya, nY-nZ)

Vst: Tegangan Kontrol (biasanya VCC, seperti 3.3V atau 5V), digunakan untuk mengaktifkan sakelar (nE)

Vi: Tegangan Input (direkomendasikan untuk menggunakan sumber DC yang dapat disesuaikan, misalnya, 0~5V)

ISW: Ammeter Seri (atau pengukuran tidak langsung menggunakan resistor presisi + voltmeter)

GND: Ground Umum

 

3. Langkah-langkah Uji

Atur VCC = 5V (atau tegangan operasi yang diperlukan)

Atur Vst = VCC untuk mengaktifkan sakelar

Secara bertahap tingkatkan Vi dari 0V ke VCC

Ukur arus sakelar (ISW) dan penurunan tegangan sakelar (Tegangan Sakelar = Vi - VnZ)

Hitung Resistansi ON = Tegangan Sakelar / Arus Sakelar

 

Solusi Analisis Desain Sakelar Tahanan Rendah

 

 

4. Tindakan Pencegahan

Gunakan pengukuran empat kawat (koneksi Kelvin) untuk mengurangi kesalahan resistansi timah

Pastikan arus tidak melebihi peringkat maksimum chip (lihat lembar data)

Saat menguji beberapa sakelar, aktifkan dan ukur masing-masing secara terpisah

 

V. Sirkuit Uji Injeksi Muatan

 

Prinsip Uji
Injeksi muatan adalah parameter penting untuk sakelar analog, mengacu pada jumlah muatan yang disuntikkan ke jalur sinyal analog karena kapasitansi parasit dalam sakelar ketika sinyal kontrol (nE) beralih.

 

Rumus Perhitungan:

Qinj​=ΔVo​×Ct​

Qinj​ =Jumlah Muatan yang Disuntikkan (Coulomb)
ΔVo​ =Variasi Tegangan Output (Volt)

Ct​ =Kapasitor Uji (0,1 nF)

 

 

Diagram Skematik Sirkuit

 

Solusi Analisis Desain Sakelar Tahanan Rendah

 

Langkah-langkah Uji


Pengaturan Sirkuit:

Hubungkan sirkuit uji seperti yang ditunjukkan pada diagram di atas.

Atur Rgen ​ke nilai yang ditentukan (sesuai dengan persyaratan lembar data)

Atur Vgen ke tegangan yang sesuai (biasanya setengah dari tegangan suplai)

 

Prosedur Uji:

Alihkan input logika (nE) dari keadaan mati ke keadaan hidup (atau sebaliknya)

Gunakan osiloskop atau voltmeter presisi tinggi untuk mengukur variasi tegangan output Vo​ dari ΔVo

Catat perbedaan tegangan sebelum dan sesudah sakelar beralih.

 

Hitung Injeksi Muatan:
Menggunakan rumus Qinj​=ΔVo​×Ct Hitung Jumlah Injeksi Muatan

Hasil biasanya dilaporkan dalam pikokoulomb (pC)

 

Solusi Analisis Desain Sakelar Tahanan Rendah

 

Tindakan Pencegahan

Gunakan peralatan pengukuran kebisingan rendah dan presisi tinggi.
Pastikan lingkungan uji yang stabil untuk mengurangi gangguan eksternal.
Ambil rata-rata dari beberapa pengukuran untuk meningkatkan akurasi.
Lihat kondisi dan batasan uji tertentu dalam lembar data.

Parameter tipikal (lihat lembar data)Kapasitansi uji

 

ypical parameter (lihat lembar data)Kapasitansi uji Ct​:0.1 nF

Resistansi Beban Rc​:1 MΩ

Resistansi Sumber Rgen​:Atur sesuai dengan kondisi uji tertentu

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Untuk pengadaan atau informasi produk lebih lanjut, silakan hubungi:86-0775-13434437778,

​Atau kunjungi situs web resmi:https://mao.ecer.com/test/icsmodules.com/,Kunjungi halaman produk ECER untuk detailnya: [链接]