GD32F103RBT6 : Explication des fonctionnalités de contrôle haute performance

Avec le développement continu de la technologie mondiale des semi-conducteurs et la diversification des exigences d'application,Le microcontrôleur GD32F103RBT6 a gagné du terrain dans le contrôle industriel, électronique grand public et l'Internet des objets en raison de ses performances de traitement stables, de son contrôle de l'efficacité énergétique et de ses capacités d'intégration périphérique.La puce fonctionne à une fréquence principale de 108 MHz et prend en charge l'accès à la mémoire flash en état d'attente nul, contribuant à une efficacité de traitement et à des performances en temps réel améliorées.
Le GD32F103RBT6 intègre plusieurs fonctionnalités avancées:
Mémoire flash intégrée de 128 KB et SRAM de 20 KB, prenant en charge le fonctionnement du système d'exploitation en temps réel (RTOS).
Équipé de trois ADC à haute vitesse de 12 bits avec un taux d'échantillonnage de 1 MSPS, prenant en charge 16 canaux d'entrée externes.
Inclut deux interfaces SPI (jusqu'à 18 MHz), deux interfaces I2C (jusqu'à 400 kHz), trois interfaces USART et une interface CAN 2.0B.
Prend en charge les minuteurs avancés et les minuteurs à usage général, fournissant une fonctionnalité de capture de sortie et d'entrée PWM.
Il dispose d'un module de surveillance de l'alimentation avec réinitialisation de l'alimentation (POR), détection de panne (BOD) et régulateur de tension.
Le GD32F103RBT6 adopte un package LQFP64.
1- Des broches d'alimentation.
VDD/VSS: terminaux positifs/négatifs de l'alimentation numérique. Des condensateurs de découplage externes sont nécessaires.
VDDA/VSSA: alimentation analogique avec terminaux positifs/négatifs, alimentation indépendante est recommandée.
VREF+/VREF-: entrées de tension de référence positive/négative du CDI.
2- Des clochettes.
OSC_IN/OSC_OUT: Interface de l'oscillateur à cristaux extérieurs
PC14/PC15: Interface d'horloge externe à basse vitesse
3.Pins d'interface de débogage
SWDIO: Entrée/sortie de données de débogage de câble en série
SWCLK: Horloge de débogage de fil en série
4Les épingles.GPIO
PA0-PA15: Port A, 16 broches d'entrée/sortie à usage général
PB0-PB15: Port B, 16 broches d'entrée/sortie à usage général
PC13-PC15: Port C, 3 broches d'entrée/sortie à usage général
5.Pins de fonction spéciale
NRST: Entrée de réinitialisation du système
BOOT0: Sélection du mode de démarrage
VBAT: alimentation de domaine de sauvegarde de la batterie
Détails de la fonction pin
Configuration des fonctions spéciales
Sélection du mode de démarrage
Le mode de démarrage est configuré via la broche BOOT0:
BOOT0=0: Démarrage depuis la mémoire flash principale
BOOT0=1: Démarrage depuis la mémoire du système
Isolement de puissance analogique
Il est recommandé d'isoler le VDDA/VSSA de l'alimentation numérique à l'aide d'une perle magnétique et d'ajouter des condensateurs de découplage de 10 μF + 100 nF pour améliorer la précision de l'échantillonnage ADC.
Protection de l'interface de débogage
Il est recommandé que les lignes de signal SWDIO et SWCLK soient connectées en série avec des résistances 33Ω et des dispositifs de protection ESD ajoutés pour améliorer la fiabilité de l'interface de débogage.
Recommandations de mise en page:
Les condensateurs de découplage pour l'alimentation électrique doivent être placés le plus près possible des broches de la puce.
Les motifs analogiques et numériques devraient être reliés en un seul point.
Les oscillateurs cristallins doivent être placés le plus près possible de la puce, avec des anneaux de protection disposés autour d'eux.
Les lignes de signal à haute fréquence doivent être tenues à l'écart des sections analogiques.
Réserve de points d'essai pour la mesure des signaux clés.
Voici le schéma schématique du microcontrôleur GD32F103RBT6, montrant l'architecture interne et les modules fonctionnels de la puce.
Système de base et d'horloge
ARM Cortex-M3: L'unité centrale de traitement (CPU) du microcontrôleur, fonctionnant à une fréquence maximale de 108 MHz, exécutant des instructions et contrôlant le fonctionnement global du système.
Source de l' horloge:
PLL (Phase-Locked Loop): Génère des horloges à haute fréquence (jusqu'à 108 MHz) en multipliant les horloges de référence externes ou internes, fournissant des horloges stables à haute vitesse pour le processeur et d'autres modules.
HSE (High-Speed External Clock): Source externe d'horloge à grande vitesse, généralement un oscillateur en cristal de 4 à 16 MHz, pour un chronométrage de référence précis.
HSI (High-Speed Internal Clock): source d'horloge interne à haute vitesse (généralement ~ 8 MHz), utilisable lorsqu'aucune horloge externe n'est disponible.
Gestion de l'énergie:
LDO (Low-Dropout Regulator): fournit une alimentation stable de 1,2 V au noyau interne.
PDR/POR (Power-Down Reset/Power-On Reset): réinitialise le système lors de la mise sous tension ou lorsque la tension tombe à des niveaux anormaux, assurant le démarrage/la récupération à partir d'un état connu.
LVD (Low-Voltage Detector): surveille la tension d'alimentation, déclenche des alertes ou des réinitialisations lorsque la tension tombe en dessous d'un seuil défini, empêchant ainsi un fonctionnement anormal sous basse tension.
Mémoire et système de bus
Flash Memory: utilisé pour stocker le code du programme et les données constantes.
SRAM (Static Random-Access Memory): sert de mémoire d'exécution du système, stockant des données temporaires et des variables pendant l'exécution du programme.
Bus Bridges (AHB-to-APB Bridge 1/2): Le bus à haute performance avancé (AHB) est un bus à grande vitesse, tandis que le bus périphérique avancé (APB) est un bus à basse vitesse pour les périphériques.Ces ponts permettent la communication entre les périphériques AHB à grande vitesse et APB à basse vitesse..
Appareils périphériques
Interfaces de communication:
USART (Universal Synchronous/Asynchronous Receiver/Transmitter): plusieurs modules USART (USART1, USART2, USART3) prennent en charge la communication en série en mode synchrone et en mode asynchrone,permettant l'échange de données avec des appareils tels que des ordinateurs ou des capteurs.
SPI (Serial Peripheral Interface): Le module SPI (SPI1) est une interface de communication en série synchrone généralement utilisée pour le transfert de données à grande vitesse avec des appareils tels que la mémoire flash.
Processor Core: architecture RISC 32 bits prenant en charge la multiplication à cycle unique et la division matérielle
Système de mémoire: accès flash à l'état d'attente zéro avec protection par cryptage par code
Système d'horloge: oscillateur RC intégré de 8 MHz et oscillateur à basse vitesse de 40 kHz, prenant en charge la multiplication de fréquence PLL
Gestion de l'alimentation: régulateur de tension intégré avec réinitialisation de l'alimentation (POR) et détection des pannes (BOD)
Le microcontrôleur GD32F103RBT6 intègre un certain nombre de fonctionnalités avancées, fournissant une solution complète pour les applications de contrôle industriel et d'IoT:
1Caractéristiques du processeur de base
Adopte un noyau ARM Cortex-M3 32 bits avec une fréquence maximale de 108 MHz
Prend en charge les instructions de multiplication à cycle unique et de division matérielle
Contrôleur d'interruption vectoriel imbriqué (NVIC), prenant en charge jusqu'à 68 interruptions masquables
Fournit une unité de protection de la mémoire (MPU) pour améliorer la sécurité du système
2Configuration de la mémoire
128KB de mémoire flash, supportant un accès en attente nulle.
20KB SRAM, prenant en charge l'accès par octet, demi-mot et mot.
Intégré dans Bootloader, prenant en charge la programmation USART et USB.
La mémoire prend en charge la fonction de protection contre l'écriture pour éviter toute modification accidentelle.
3Système d'horloge
Ossillateur RC à haute vitesse intégré de 8 MHz (HSI)
L'oscillateur RC à basse vitesse (LSI) intégré à 40 kHz
Prend en charge l'oscillateur de cristal externe de 4 à 16 MHz (HSE)
Prend en charge l'oscillateur de cristal externe de 32,768 kHz (LSE)
Multiplicateur d'horloge PLL avec sortie jusqu'à 108 MHz
4.Gestion de l'énergie
Voltage d'alimentation unique: de 2,6 V à 3,6 V
Réinitialisation intégrée de l'alimentation (POR) et détection des pannes (PDR)
Prend en charge trois modes à faible consommation:
Mode veille: le processeur arrêté, les périphériques continuent de fonctionner
Mode arrêt: toutes les horloges sont arrêtées, le contenu du registre est conservé
Mode veille: consommation d'énergie la plus faible, domaine de secours actif uniquement
5. périphériques analogiques
ADC 3 × 12 bits avec un taux d'échantillonnage maximal de 1 MSPS
Prend en charge 16 canaux d'entrée externes
Capteur de température intégré et tension de référence
Prend en charge la fonction de surveillance analogique
6. périphériques numériques
2 × interfaces SPI (jusqu'à 18 MHz)
Interfaces 2 × I2C (supportant le mode rapide jusqu'à 400 kHz)
3 × USARTs, prenant en charge le mode synchrone et la fonctionnalité de carte intelligente
1 × interface CAN 2.0B
Interface de périphérique à pleine vitesse USB 2.0
7Caractéristiques de l'emballage
L'emballage LQFP64, taille 10 mm × 10 mm
54 broches GPIO
Tous les ports d'entrée/sortie prennent en charge une tolérance de 5 V (sauf PC13-PC15)
Plage de température de fonctionnement: -40°C à +85°C
Conforme aux normes RoHS
Scénarios d'application
Ce dispositif est principalement utilisé dans les domaines suivants:
Contrôle industriel: systèmes PLC, moteurs, capteurs industriels
Électronique grand public: contrôleurs domestiques intelligents, appareils d'interaction homme-machine
Internet des objets (IoT): passerelles d'acquisition de données, modules de communication sans fil
Électronique automobile: modules de commande de carrosserie, systèmes d'information embarqués
Contactez notre spécialiste:
Je suis désolée.
Le courriel: xcdzic@163.com
WhatsApp: +86-134-3443-7778 Vous pouvez nous contacter par téléphone.
Pour plus de détails, consultez la page du produit ECER: [链接]