CMX867AD2 zapewnia elastyczne rozwiązanie warstwy fizycznej do komunikacji przemysłowej.

^{27 listopada 2025 r. — W kluczowych obszarach, takich jak sterowanie przemysłowe, pomiary energii i zdalne monitorowanie, niezawodność i możliwość dostosowania systemów komunikacyjnych do środowiska stały się kluczowymi elementami konkurencyjności sprzętu. Wielomodowy chip modemowy CMX867AD2, z głęboko zintegrowaną architekturą sygnałów mieszanych i solidnymi możliwościami programowania, zapewnia wysoce zintegrowane rozwiązanie jednoukładowe, aby sprostać złożonym środowiskom elektromagnetycznym i różnorodnym wymaganiom protokołów, stając się idealnym wyborem dla inteligentnej łączności po stronie krawędzi w warunkach przemysłowych.}

 

 

I. Przegląd chipów: Zintegrowany silnik komunikacji przemysłowej

 

^{CMX867AD2 to coś więcej niż tylko modem — to wysoce zintegrowany „podsystem komunikacyjny w chipie”. Łączy w sobie wysokowydajny interfejs analogowy, konfigurowalny rdzeń modemu cyfrowego, logikę przetwarzania protokołów i bogate interfejsy systemowe w jednym kompaktowym pakiecie. Układ jest przeznaczony do obsługi całej warstwy fizycznej i części funkcjonalności warstwy łącza danych pomiędzy urządzeniami przemysłowymi a różnymi mediami przewodowymi (takimi jak skrętka, linia energetyczna lub linie dedykowane), w ten sposób znacznie zmniejszając obciążenie przetwarzania kontrolera hosta i ogólne zużycie energii przez system.}

 

^{Analiza technologii podstawowej:Elastyczna i konfigurowalna architektura wielomodowa
Podstawową zaletą CMX867AD2 jest definiowana programowo ścieżka przetwarzania sygnału, którą można skonfigurować tak, aby obsługiwała wymagania komunikacyjne w wielu scenariuszach przemysłowych.}

 

^{1. Modulacja adaptacyjna i przetwarzanie sygnału:}

^{Układ zawiera programowalny silnik modulacji obsługujący schematy od klasycznego FSK (kluczowanie z przesunięciem częstotliwości) do bardziej wydajnych metod modulacji cyfrowej. Użytkownicy mogą optymalizować wybór w oparciu o odległość transmisji, szybkość transmisji danych i wymagania dotyczące odporności na zakłócenia.}

^{Integruje wysokowydajny programowalny bank filtrów cyfrowych i adaptacyjny korektor. Parametry filtra (takie jak częstotliwość środkowa, szerokość pasma i współczynnik roll-off) można regulować za pomocą oprogramowania, aby optymalnie dopasować charakterystykę kanału i stłumić zakłócenia w określonych pasmach częstotliwości, co ma kluczowe znaczenie w przypadku pracy w środowiskach przemysłowych wypełnionych szumami falowników i przekaźników.}

^{Zawiera precyzyjny wskaźnik siły odbieranego sygnału (RSSI) i obwód wykrywania nośnej (CD), zapewniając monitorowanie jakości łącza w czasie rzeczywistym i umożliwiając inteligentne podejmowanie decyzji o uśpieniu/wybudzeniu dla oprogramowania wyższej warstwy.}

 

^{2. Wielofunkcyjne przetwarzanie wspomagane protokołem:}

^{Poza modulacją i demodulacją warstwy fizycznej, chip integruje przyspieszane sprzętowo kodery/dekodery z korekcją błędów forward (FEC) i moduł cyklicznej kontroli redundancji (CRC), co może znacznie zwiększyć niezawodność transmisji ramki danych na poziomie sprzętowym i zmniejszyć obciążenie procesora hosta.}

^{Oferuje konfigurowalne funkcje pomocnicze warstwy łącza, takie jak automatyczne potwierdzenie i retransmisja po przekroczeniu limitu czasu ramki, co jeszcze bardziej upraszcza projektowanie oprogramowania hosta i poprawia wydajność reakcji systemu w czasie rzeczywistym.}

 

 

 

II. Zalecany schemat obwodów zewnętrznych dla typowych zastosowań

 

 

^{Główne moduły funkcjonalne i opisy pinów}

^{1. Obwód zegara (XTAL/CLOCK)}

^{Piny: XTALN, X1 (Piny 1, 2)}

^{Komponenty zewnętrzne:}

^{Kryształ X1: 11,0592 MHz lub 12,288 MHz}

^{Załaduj kondensatory C1, C2: 22pF}

^{Opis: Zapewnia główny zegar systemowy; C1 i C2 służą do stabilizacji oscylacji kryształu.}

 

^{2. Obwód zasilania i polaryzacji}

^{VDD: Dodatnie zasilanie (piny 7, 11 itd.)}

^{VSS: Masa (wiele pinów)}

^{VBIAS: Napięcie polaryzacji (wymaga oddzielenia przez C3)}

^{Kondensatory odsprzęgające:}

^{C3, C4: 100nF (umieszczone blisko VDD/VBIAS)}

^{C5: 10µF (większa pojemność dla odsprzęgania niskich częstotliwości)}

 

^{3. Kanał odbiorczy (interfejs liniowy RX)}

^{Piny: RXAFB, RXAN, RXA (piny 8–10)}

^{Funkcja: Odbiera sygnały zewnętrzne. Aby uniknąć zakłóceń w paśmie, wymagane jest staranne rozplanowanie.}

 

 

 

 

^{4. Kanał transmisji (interfejs linii TX)}

^{Piny: TXA, TXAN (piny 17–18)}

^{Funkcja: Przesyła sygnały modulowane.}

 

^{5. Interfejs sterowania i danych (C-BUS)}

^{Piny: CSN, DANE POLECENIA, ZEGAR SZEREGOWY, DANE ODPOWIEDZI, IRQN}

^{Typ interfejsu: Szeregowa magistrala sterująca używana do komunikacji z mikrokontrolerem (µC).}

 

<sup>Kluczowe punkty projektowe
1. Oddzielenie zasilania i uziemienia</sup>

^{VDD i VBIAS muszą być oddzielone za pomocą C3, C4 i C5.}

^{Płaszczyzna uziemienia VSS: Zaleca się utworzenie płaszczyzny uziemienia pod chipem, aby zapewnić uziemienie o niskiej impedancji, szczególnie w przypadku:}

^{Pomiędzy pinami VSS}

^{Połączenia uziemiające kondensatorów odsprzęgających}

^{Połączenia uziemiające kondensatorów obciążenia kryształowego (C1, C2)}

 

^{2. Projekt oscylatora kwarcowego}

^{Amplituda sygnału: Poziom wysterowania powinien wynosić ≥ 40% VDD (szczyt-szczyt).}

^{Kryształy kamertonowe nie są zalecane, ponieważ ich zdolność napędowa jest zwykle niewystarczająca.}

^{Zaleca się skonsultowanie się z dostawcą kryształów w celu uzyskania odpowiedniego wsparcia przy projektowaniu obwodu oscylatora.}

 

^{3. Uzyskaj ochronę ścieżki}

^{Chip może wykrywać sygnały o małej amplitudzie; dlatego ścieżka odbiorcza musi unikać zakłóceń wewnątrz pasma.}

^{Zaleca się odizolowanie linii odbiorczej podczas układania, aby zapobiec sprzężeniu szumów.}

 

^{Wymagania dotyczące dokładności komponentów}

^{Rezystory: ±5%}

^{Kondensatory: ±20% (o ile nie określono inaczej)}

 

^{Streszczenie
Ten typowy diagram aplikacji przedstawia minimalną konfigurację systemu dla CMX867A, w tym:}

^{Źródło zegara (kryształ + kondensatory obciążeniowe)}

^{Sieć filtrowania mocy}

^{Interfejs linii nadawczo-odbiorczej}

^{Interfejs magistrali sterującej}

^{Zalecenia dotyczące układu i uziemienia (szczególnie dotyczące płaszczyzn uziemienia i rozmieszczenia odsprzęgania)}

^{Te sugestie projektowe mają na celu zapewnienie stabilnej pracy chipa, szczególnie w scenariuszach odbioru o wysokiej czułości i przetwarzania małych sygnałów.}

 

 

 

III. Tłumaczenie schematu bloków funkcjonalnych

 

 

^{Sekcja Kontroli i Interfejsu Danych
Moduły:
INTERFEJS SZEREGOWY C-BUS}

^{REJESTRY DANYCH Tx/Rx i USART}

^{DETEKTOR PIERŚCIENI}

 

^{Opis funkcjonalny:}

^{C-BUS to szeregowa magistrala sterująca używana do komunikacji z zewnętrznym mikrokontrolerem. Obejmuje następujące sygnały:}

^{CSN (wybór chipów)}

^{ZEGAR SZEREGOWY (Zegar szeregowy)}

^{DANE POLECENIA (Dane polecenia)}

^{DANE ODPOWIEDZI (dane odpowiedzi)}

^{IRQN (żądanie przerwania)}

^{Rejestry danych i USART są odpowiedzialne za buforowanie i konwersję szeregową podczas transmisji i odbioru danych.}

^{Detektor pierścienia służy do wykrywania sygnałów dzwonka na linii i wyjściach do RDRVN.}

 

^{Kluczowe punkty w typowych obwodach aplikacyjnych}

^{1. Zegar: Wymaga oscylatora kwarcowego 11,0592 MHz lub 12,288 MHz z kondensatorami obciążeniowymi 22 pF.}

^{2.Zasilanie: VDD i napięcie polaryzacji VBIAS należy oddzielić za pomocą kondensatorów 100 nF i 10 μF umieszczonych jak najbliżej chipa.}

^{3.Uziemienie: Zalecana jest płaszczyzna uziemienia pod chipem, zapewniająca minimalną impedancję dla wszystkich pinów VSS i połączeń uziemienia kondensatora odsprzęgającego.}

^{4. Interfejs nadawczo-odbiorczy: RXA/TXA to porty sygnału analogowego; układ musi zapobiegać zakłóceniom.}

^{5. Magistrala sterująca: Komunikacja z zewnętrznym mikrokontrolerem odbywa się poprzez CSN, zegar i linie danych (C-BUS).}

^{6. Wybór kryształu: poziom napędu musi wynosić ≥ 40% VDD; kryształy kamertonowe nie są zalecane.}

 

 

 

^{Rdzeń wewnętrznego schematu bloku funkcjonalnego
Wewnętrzny przepływ pracy chipa można podzielić na trzy główne etapy:}

 

^{1.Kontrola i interakcja z danymi (lewa sekcja):
Komunikacja z mikrokontrolerem odbywa się poprzez interfejs szeregowy C-BUS, zarządzając transmisją, odbiorem i detekcją pierścienia danych.}

 

^{2. Rdzeń modemu (część centralna):
Obsługuje wiele schematów modulacji, takich jak FSK, QAM i DPSK. Zawiera funkcje szyfrowania, deszyfrowania i wykrywania energii sygnału.}

 

^{3. Przetwarzanie sygnału analogowego (prawa sekcja):
Obejmuje filtrowanie, korekcję i kontrolę wzmocnienia podczas transmisji i odbioru. Integruje generowanie i wykrywanie DTMF oraz zapewnia funkcję testowania analogowej pętli zwrotnej.}

 

^{Przegląd procesu podstawowego}

^{Transmisja: Dane wprowadzane są poprzez magistralę C-BUS → modulacja → filtrowanie/regulacja wzmocnienia → wyjście różnicowe z TXA/TXAN.}

^{Odbiór: Sygnał wchodzi z RXA → wzmocnienie/kontrola wzmocnienia → filtrowanie/wyrównanie → demodulacja → odczyt danych przez C-BUS.}

^{Kluczowe cechy: Obsługuje przetwarzanie DTMF, wykrywanie pierścieni i monitorowanie energii w całym procesie, a także obejmuje autotestowanie za pomocą funkcji pętli zwrotnej.}

 

^{Streszczenie
Układ ten integruje modem, interfejs linii telefonicznej i logikę sterowania w jednym urządzeniu. W połączeniu z prostym obwodem peryferyjnym może stworzyć kompletny terminal komunikacyjny odpowiedni do zastosowań wbudowanych wymagających niezawodnej transmisji danych.}

 

 

 

IV. Schemat obwodu interfejsu detektora sygnału pierścieniowego i schemat rozrządu

 

 

^{Funkcja obwodu}

^{Obwód ten służy jako zewnętrzny interfejs wykrywania pierścienia w chipie. Konwertuje on sygnał dzwonka prądu przemiennego o wysokim napięciu (zwykle 40–90 Vrms) na linii telefonicznej na sygnał o poziomie cyfrowym rozpoznawalny przez chip i wprowadza go do wewnętrznego modułu detektora pierścienia poprzez pin RT.}

 

^{Struktura obwodu i przepływ sygnału}

^{1. Ochrona wejścia i prostowanie (lewa sekcja):
D1-D4 (1N4004) tworzą prostownik mostkowy, przetwarzający sygnał pierścieniowy prądu przemiennego na jednokierunkowy pulsujący sygnał prądu stałego.}

 

^{R20‑R22 (każdy 470 kΩ) i R23 (regulowany, zalecany na schemacie jako 68 kΩ) tworzą wysokonapięciowy dzielnik napięcia, tłumiący wyprostowany sygnał wysokiego napięcia do bezpiecznego zakresu wejściowego dla chipa.}

 

^{2.Filtrowanie i kondycjonowanie sygnału (część środkowa):}

^{C20, C21 (0,1 µF) i C22 (0,33 µF) tworzą sieć filtrów dolnoprzepustowych RC, służącą do wygładzania wyprostowanego sygnału pulsującego i tłumienia zakłóceń o wysokiej częstotliwości.}

^{Przefiltrowany sygnał (oznaczony jako X na schemacie) jest podawany na pin RT chipa.}

 

^{3. Wykrywanie wewnętrzne (prawa sekcja):}

^{Styk RT jest wewnętrznie połączony z wyzwalaczem Schmitta, a jego napięcie progowe wysokiego poziomu jest oznaczone jako Vthi.}

^{Kiedy napięcie sygnału X przekracza Vthi, wyzwalacz generuje wysoki poziom i ustawiany jest 14. bit (wykrywanie pierścienia) wewnętrznego rejestru stanu chipa, wskazując wykrycie prawidłowego sygnału dzwonka.}

^{Stan ten może zostać odczytany przez mikrokontroler poprzez magistralę C-BUS lub skonfigurowany tak, aby wyzwalał przerwanie (IRQN).}

 

 

 

 

^{Kluczowe parametry projektowe i obliczenia}

^{Gwarancja progu wykrywania:
W dokumencie przedstawiono przykład projektu: Gdy R20=R21=R22=470 kΩ i R23=68 kΩ, obwód zapewnia wykrywanie sygnałów pierścieniowych o napięciu 40 Vrms lub wyższym w zakresie VDD 3–5 V.}

 

^{Analiza zasad:
Napięcie szczytowe po prostowaniu wynosiVpeak​=40 Vrms×2​≈56,6 V.}
 

^{Po tłumieniu przez sieć dzielnika napięcia, napięcie wejściowe na pin RT musi przekraczać Vthi wewnętrznego wyzwalacza Schmitta. Regulacja R23 umożliwia dostrojenie współczynnika podziału napięcia w celu dostosowania do różnych progów Vthi (które zależą od VDD) i napięcia pierścieniowego.}

^{Wymagania dotyczące tolerancji komponentów:}

^{Rezystory: ±5%}

^{Kondensatory: ±20%}

 

 

^Streszczenie

^{Ten obwód interfejsu służy jako analogowy interfejs czołowy wysokiego napięcia i wysokiej impedancji z prostowaniem i filtrowaniem. Jego podstawowe funkcje to:}

^{Bezpieczna izolacja: Wykorzystuje dzielnik napięcia o wysokiej rezystancji, aby bezpiecznie zredukować sygnał pierścienia wysokiego napięcia do poziomu akceptowalnego przez chip (zwykle < VDD).}

^{Kondycjonowanie sygnału: Prostowanie i filtrowanie przekształcają sygnał pierścieniowy prądu przemiennego w stosunkowo gładki impuls prądu stałego, ułatwiając detekcję cyfrową.}

^{Niezawodne wykrywanie: wykorzystuje charakterystykę histerezy wyzwalacza Schmitta, aby zwiększyć odporność na zakłócenia i zapobiec fałszywemu wyzwalaniu spowodowanemu szumem lub wahaniami napięcia.}

^{Konstrukcja ta stanowi typowe rozwiązanie umożliwiające podłączenie tradycyjnych linii telefonicznych do układów CMOS o niskim poborze mocy. Zapewnia niezawodne wykrywanie pierścienia, bezpieczeństwo i możliwość dostosowania do szerokiego zakresu napięcia roboczego.}

 

 

 

V. Obwód interfejsu dwuprzewodowej linii telefonicznej

 

 

 

^{Jest to obwód interfejsu dwuprzewodowej linii telefonicznej dla CMX867AD2, zaprojektowany tak, aby dopasowywał i sprzęgał analogowe sygnały transceivera ze standardową dwuprzewodową linią telefoniczną 600 Ω.}

 

 

^{Funkcja obwodu}

^{Obwód ten służy jako analogowy interfejs front-end pomiędzy chipem a linią telefoniczną, realizując przede wszystkim:}

 

^{1. Sprzężenie sygnału transmisji: dostarcza zmodulowany sygnał (TX) z chipa do linii telefonicznej.}

^{2. Ekstrakcja sygnału odbierającego: wyodrębnia sygnał przesyłany przez drugą stronę (RX) z linii telefonicznej i wprowadza go do chipa.}

^{3. Dopasowanie i filtrowanie impedancji: dopasowuje impedancję strony chipa do linii telefonicznej 600 Ω i filtruje szumy o wysokiej częstotliwości.}

^{4. Izolacja DC: Blokuje napięcie DC w linii przez kondensatory, umożliwiając przepuszczanie tylko sygnałów AC.}

 

^{Skład obwodu i ścieżka sygnału}

^{1. Ścieżka transmisji (TX → Linia)
Wyjścia różnicowe TXA/TXAN chipa są bezpośrednio podłączone do strony pierwotnej transformatora 1:1.}

^{Transformator osiąga:}

^{Sprzężenie sygnału: Przesyła sygnał do linii telefonicznej.}

^{Izolacja elektryczna: Izoluje potencjał prądu stałego pomiędzy chipem a linią telefoniczną.}

^{Konwersja zbalansowana na niezbalansowaną: Konwertuje sygnał różnicowy na sygnał single-ended na linii.}

 

^{2. Ścieżka odbioru (linia → RX)
Sygnał linii telefonicznej jest przekazywany przez transformator i trafia do sieci odbiorczej:}

^{R11, R12: Utwórz sieć dzielnika napięcia, aby ustawić poziom odbieranego sygnału i zapobiec przeciążeniu wejścia.}

^{C11 (100 pF): Razem z rezystorami tworzy filtr dolnoprzepustowy tłumiący szumy o wysokiej częstotliwości.}

^{Sygnał jest ostatecznie doprowadzany do różnicowych zacisków odbiorczych chipa RXAFB / RXAN / RXA.}

 

^{3. Zakończenie linii i filtrowanie}

^{R13 i C10 (33 nF) są połączone równolegle, tworząc sieć zakończenia linii, zapewniając złożone dopasowanie impedancji, które jest zgodne z charakterystyką linii 600 Ω.}

^{C10 współpracuje również z C11 w celu dalszego filtrowania zakłóceń o wysokiej częstotliwości.}

 

 

 

 

 

^{Podsumowanie kluczowych funkcji komponentów}

 

^{Transformator (1:1): Jako element sprzęgający i izolujący rdzeń zapewnia izolację galwaniczną (chroniąc chip przed wysokimi napięciami w linii), przeprowadza konwersję zbalansowaną na niezbalansowaną (przekształcając sygnał różnicowy chipa na sygnał single-ended na linii telefonicznej) i skutecznie przesyła sygnały prądu przemiennego.}

 

^{Rezystory R11 i R12: Tworzą sieć dzielnika napięcia w ścieżce odbiorczej. Ich podstawową funkcją jest ustawianie i tłumienie poziomu sygnału z linii telefonicznej, zapewniając, że amplituda sygnału wysyłanego do pinów odbiorczych chipa (RXAFB/RXAN) pozostaje w odpowiednim zakresie, aby zapobiec przeciążeniu.}

 

^{Rezystor R13 i kondensator C10 (33 nF): połączone równolegle w celu utworzenia sieci zakończenia linii. R13 zapewnia pierwotną impedancję rezystancyjną i w połączeniu z C10 symuluje złożoną charakterystykę impedancji linii, aby uzyskać dopasowanie impedancji do linii telefonicznej 600 Ω, redukując w ten sposób odbicia sygnału. Dodatkowo C10 przyczynia się również do filtrowania wysokich częstotliwości.}

 

^{Kondensator C11 (100 pF): Umieszczony na wejściu odbiorczym, jego podstawową funkcją jest filtrowanie szumów o wysokiej częstotliwości. Razem z rezystorami czołowymi tworzy filtr dolnoprzepustowy, skutecznie tłumiący zakłócenia o wysokiej częstotliwości na linii i poprawiający jakość odbieranego sygnału.}

 

^{Kondensator odsprzęgający C3 (100 nF): Podłączony do pinu polaryzacji VBIAS chipa. Jego kluczową funkcją jest zapewnienie stabilnego i czystego napięcia polaryzacji dla wewnętrznych obwodów analogowych (zwłaszcza wzmacniacza odbiorczego), filtrowanie szumów zasilania w celu zapewnienia optymalnej wydajności analogowej.}

 

^{Rozważania projektowe}

^{1.Nie pokazano obwodu zabezpieczającego: Schemat jest schematem uproszczonym. W praktycznych zastosowaniach na wejściu linii telefonicznej należy dodać obwody zabezpieczające przed przepięciem/nadprądem (takie jak lampy wyładowcze, diody TVS, termistory PTC itp.).}

^{2Dopasowanie impedancji: Wartości R13, C10 i parametry transformatora muszą zostać precyzyjnie dostrojone zgodnie z rzeczywistą impedancją linii (zwykle 600 Ω), aby zmniejszyć straty odbiciowe.}

^{3.Tłumienie szumów: Wartości C10 i C11 określają częstotliwość odcięcia wysokiej częstotliwości i powinny być zoptymalizowane dla konkretnego środowiska szumu linii.}

^{4.Tolerancja komponentów: Rezystory: ±5%, Kondensatory: ±20%. Aby zapewnić stałą wydajność, zaleca się stosowanie stabilnych typów komponentów.}

 

^Streszczenie

^{Ten 2-przewodowy obwód interfejsu jest typowym obwodem hybrydowym, zapewniającym następujące korzyści:}

^{Separacja sygnałów nadawanych i odbieranych}

^{Dopasowanie impedancji linii}

^{Izolacja elektryczna i tłumienie hałasu}

 

^{Umożliwia CMX867A transmisję danych w trybie pełnego lub półdupleksu przez standardową dwuprzewodową linię telefoniczną, służąc jako krytyczny most analogowy pomiędzy chipem a linią fizyczną. W praktycznych projektach w oparciu o tę podstawę należy dodać dodatkowe obwody zabezpieczające linie i obwody peryferyjne wymagane zgodnie z przepisami.}

 

 

VI. Obwód interfejsu linii czteroprzewodowej

 

 

^{Jest to czteroprzewodowy obwód interfejsu liniowego dla CMX867AD2, zaprojektowany do podłączenia chipa do standardowej czteroprzewodowej linii komunikacyjnej 600 Ω. Systemy czteroprzewodowe są zwykle stosowane w komunikacji profesjonalnej lub transmisji na duże odległości i charakteryzują się całkowitym fizycznym oddzieleniem kanałów nadawczych (Tx) i odbiorczych (Rx), przy czym każdy z nich wykorzystuje niezależną parę skręconych przewodów.}

 

^{Funkcja i cechy obwodu}

^{Obwód ten służy jako analogowy interfejs czołowy pomiędzy chipem a linią czteroprzewodową. Jego główne cechy to:}

 

^{Izolacja kanałów: Ścieżki nadawania i odbioru są całkowicie niezależne, każda wykorzystuje transformator 1:1, co pozwala uniknąć wyzwań związanych z hybrydą i eliminacją echa występujących w systemach dwuprzewodowych.}

 

^{Sprzęganie i izolacja sygnału: Obydwa transformatory zapewniają odpowiednio sprzężenie sygnałów nadawczych i odbiorczych oraz zapewniają izolację galwaniczną.}

 

^{Dopasowanie i filtrowanie impedancji: Zapewnia niezależne dopasowanie terminacji 600 Ω i filtrowanie szumów o wysokiej częstotliwości dla każdej linii (linii nadawczej i linii odbiorczej).}

 

 

^{Struktura obwodu i ścieżka sygnału}

^{1. Ścieżka transmisji (niezależna para linii transmisyjnych)
Wyjścia różnicowe TXA/TXAN chipa są bezpośrednio podłączone do strony pierwotnej transformatora 1:1 po stronie nadawczej.}

^{Transformator łączy sygnał z niezależną linią transmisyjną, zapewniając zrównoważoną transmisję i izolację DC.}

 

^{2. Ścieżka odbioru (niezależna para linii odbiorczych)
Sygnał z niezależnej linii odbiorczej najpierw trafia do transformatora 1:1 po stronie odbioru.}

^{Po sprzężeniu przez transformator sygnał trafia do sieci kondycjonowania odbioru:}

^{R11 i R12: Tworzą sieć dzielnika napięcia, aby ustawić poziom odbieranego sygnału i zapobiec przeciążeniu wejścia na chipie.}

^{C11 (100 pF): Działa jak kondensator filtrujący wysokiej częstotliwości, tłumiący szum w kanale odbiorczym.}

^{Sygnał jest ostatecznie doprowadzany do zacisków odbiorczych chipa RXAFB / RXAN.}

 

 

 

^{3. Dopasowanie zakończenia linii}

^{R10: Służy jako rezystor dopasowujący terminację dla linii transmisyjnej. Wartość jego rezystancji zależy od charakterystyki transformatora i wymagań dotyczących impedancji linii.}

^{R13: Służy jako rezystor dopasowujący terminację dla linii odbiorczej. Wartość jego rezystancji należy również określić na podstawie impedancji transformatora i linii.}

 

^{W dokumencie wskazano, że wartości R10 i R13 zależą od charakterystyki wybranego transformatora i muszą zostać obliczone na podstawie rzeczywistej konstrukcji.}

 

 

^{4.Inne komponenty}

^{C12 (33 nF): Podłączone równolegle po stronie linii odbiorczej w celu obejścia wysokiej częstotliwości lub dopasowania impedancji pomocniczej.}

^{C3 (100 nF): Zapewnia oddzielenie pinu VBIAS chipa, stabilizując napięcie polaryzacji wzmacniacza odbiorczego.}

 

 

^{Funkcje kluczowych komponentów}

^{Transformator nadawczy i transformator odbiorczy (oba 1:1): każdy niezależnie zapewnia izolację galwaniczną, zrównoważoną transmisję i sprzężenie sygnałów dla sygnałów nadawczych i odbiorczych. Stanowi to podstawę do osiągnięcia komunikacji w trybie pełnego dupleksu o wysokiej izolacji w systemie czteroprzewodowym.}

 

^{Rezystory R10 i R13: Służą jako rezystory dopasowujące terminację odpowiednio dla linii nadawczej i odbiorczej. Ich podstawową rolą jest współpraca z transformatorami w celu uzyskania dopasowania impedancji do linii 600Ω, minimalizując w największym stopniu odbicia sygnału.}

 

^{Rezystory R11 i R12: Tworzą sieć tłumiącą sygnał odbiorczy, służącą do regulacji poziomu sygnału doprowadzanego z linii odbiorczej do odpowiedniego zakresu dla wejściowych zacisków odbiorczych układu (RXAFB/RXAN).}

 

^{Kondensator C11 (100 pF): Umieszczony na wejściu odbiorczym chipa, jego główną funkcją jest filtrowanie szumów o wysokiej częstotliwości z sygnału odbiorczego, poprawiając w ten sposób stosunek sygnału do szumu.}

 

^{Kondensator C12 (33 nF): Podłączony równolegle po stronie linii odbiorczej, używany głównie do obejścia szumów o wysokiej częstotliwości i może również uczestniczyć w pomocniczej sieci dopasowującej impedancję.}

 

^{Kondensator odsprzęgający C3 (100 nF): Zapewnia oddzielenie napięcia polaryzacji (VBIAS) wewnętrznych obwodów analogowych chipa (zwłaszcza wzmacniacza odbiorczego), zapewniając stabilność zasilania i tłumiąc szumy.}

 

 

^{Rozważania projektowe}

^{1. Wybór transformatora: Wartości R10 i R13 zależą od charakterystyki wybranego transformatora (takich jak przekładnia zwojowa, indukcyjność rozproszenia, rezystancja uzwojenia itp.). Należy je określić poprzez kompleksowe obliczenia w oparciu o arkusz danych transformatora i impedancję linii (600 Ω).}

 

^{2. Ustawienie poziomu: Konfigurację poziomu sygnału dla linii nadawczej i odbiorczej, a także wartość rezystora R11 można zaprojektować, odwołując się do metodologii stosowanej w obwodzie dwuprzewodowym i stosując ją.}

 

^{3. Obwody zabezpieczające: Schemat jest schematem uproszczonym. W praktycznych zastosowaniach należy dodać odpowiednie obwody zabezpieczające przed przepięciem/nadprądem w punktach wejściowych obu linii (linii nadawczej i linii odbiorczej).}

 

^{4. Tolerancja komponentów: Rezystory: tolerancja ± 5%; kondensatory: tolerancja ±20%, aby zapewnić stałą wydajność.}

 

^Streszczenie

^{Ten czteroprzewodowy obwód interfejsu stanowi standardowe rozwiązanie do podłączenia CMX867A do profesjonalnych linii czteroprzewodowych. Jego podstawowa zaleta polega na fizycznej izolacji kanałów nadawczych i odbiorczych, co pozwala uniknąć zakłóceń echa, upraszcza konstrukcję i umożliwia bardziej stabilną i wyższej jakości komunikację w trybie pełnego dupleksu. Kluczowymi kwestiami projektowymi są wybór dwóch transformatorów i obliczenie odpowiadających im rezystorów dopasowujących terminację (R10, R13). Obwód ten służy jako niezawodny analogowy interfejs do transmisji danych na duże odległości lub za pomocą dedykowanej linii.}

 

 

 

VII. Schemat blokowy ścieżki danych modemu odbiorczego

 

^{Podstawowy przepływ ścieżki danych}

^{1.Wprowadzanie danych
Dane pochodzą z wyjścia demodulatora FSK lub DPSK.}

^{Tylko tryb DPSK: Dane najpierw przechodzą przez deszyfrator, który jest sterowany sygnałem Enable.}

 

^{2.Buforowanie danych i konwersja szeregowa na równoległą
Dane wchodzą do bufora danych Rx (bufor danych odbiorczych).}

^{Moduł USART (Universal Synchronous/Asynchronous Odbiornik/Nadajnik) wykonuje konwersję sygnału szeregowego na równoległy, kontrolowaną przez zegar przepływności.}

^{USART obsługuje bity startu/stopu i przeprowadza weryfikację kontroli parzystości.}

 

^{3. Wyjście danych do mikrokontrolera
Przetworzone dane równoległe (7 bitów) są zapisywane w rejestrze Rx Data interfejsu C-BUS.}

^{Mikrokontroler (µC) odczytuje dane z tego rejestru poprzez interfejs C-BUS.}

 

 

 

 

^{Kluczowe flagi stanu i mechanizmy kontrolne}

^{1. Flaga gotowości danych Rx
Warunek wyzwalania: Za każdym razem, gdy w rejestrze danych Rx zostanie zapisany nowy znak.
Funkcja: Flaga gotowości danych Rx w rejestrze stanu jest ustawiona na 1, powiadamiając µC o konieczności odczytania nowych danych.
Dodatkowa operacja w trybie Start-Stop: Jednocześnie aktualizuje flagę parzystości Even Rx w rejestrze stanu.}

 

^{2. Obsługa błędów ramki (tryb Start-Stop)}

^{Stan błędu: Jeśli brakuje bitu stopu (tzn. otrzymano 0 zamiast 1).}

^{Proces obsługi:}

 

^{1. Znak jest nadal przechowywany w rejestrze danych Rx, a flaga danych jest ustawiona.}

^{2. Jeśli nie jest włączona opcja V.14 Overrun, bit błędu ramki Rx w rejestrze stanu również zostanie ustawiony na 1.}

^{3. USART dokona ponownej synchronizacji przy następnym przejściu 1 → 0 (bit stopu do bitu startu).}

^{4. Flaga Błąd ramki pozostanie ustawiona do chwili pomyślnego odebrania następnego znaku.}

 

^{Specjalne detektory wzorców danych
W górnej części schematu blokowego przedstawiono cztery detektory podłączone do bitów rejestru stanu (b9, b7, b8), służące do monitorowania określonych wzorców w odbieranym strumieniu danych:}

 

^{1.1010 Detektor: Używany tylko w trybie FSK do wykrywania naprzemiennych wzorców 1/0.}

^{2. Detektor ciągłego, niezaszyfrowanego 1: Wykrywa ciągłe, niezaszyfrowane 1.}

^{3. Detektor ciągłego szyfrowania 1: Wykrywa ciągłe, szyfrowane 1s.}

^{4. Detektor ciągły: Ogólny detektor sygnału ciągłego.}

 

^{Wyjścia tych detektorów można wykorzystać do diagnozowania stanu linii, jakości synchronizacji lub specyficznej sygnalizacji.}

 

^Streszczenie

^{Rdzeniem tej odbieranej ścieżki danych jest kanał konwersji szeregowo-równoległy zarządzany przez USART, uzupełniony kompleksową detekcją błędów (kontrola parzystości, błąd ramki) i mechanizmami raportowania stanu. Jego konstrukcja zapewnia niezawodny transfer danych z demodulatora do mikrokontrolera, a jednocześnie zapewnia możliwość dogłębnego monitorowania stanu łącza za pomocą wielu detektorów, dzięki czemu system elastycznie radzi sobie z różnymi anomaliami komunikacyjnymi.}

 

 

 

VIII. Schemat blokowy programowalnej czujki dwutonowej i implementacji filtra

 

 

^{Podstawowe funkcje}

^{Programowalne wykrywanie dwutonowe: Możliwość wykrywania par sygnałów audio składających się z dwóch określonych częstotliwości.}

^{Wysoka elastyczność: częstotliwości wykrywania, poziomy i zakresy tolerancji można ustawić za pomocą oprogramowania, eliminując potrzebę zewnętrznej regulacji sprzętu.}

 

 

^{Architektura wdrożenia}

^{1. Sekcja filtra
Wykorzystuje stopień filtra IIR czwartego rzędu.}

^{Funkcja: wyodrębnia składowe częstotliwości docelowej z sygnału wejściowego i tłumi szumy pozapasmowe.}

^{Cecha: Filtry IIR (nieskończona odpowiedź impulsowa) zazwyczaj zapewniają bardziej stromą charakterystykę opadania dla tej samej kolejności filtrów, ułatwiając precyzyjną separację częstotliwości.}

 

^{2. Mechanizm wykrywania częstotliwości
Zasada: Wykorzystuje metodę pomiaru czasu cyklu.}

^Proces:

 

^{1.Zmierz czas potrzebny sygnałowi wejściowemu na wykonanie programowalnej liczby (N) pełnych cykli.}

^{2.Porównaj ten czas z programowalnymi limitami czasowymi górnym i dolnym.}

^{Decyzja: Jeśli zmierzony czas mieści się w zadanym oknie czasowym, częstotliwość docelową uważa się za wykrytą.}

^{Zaleta: W porównaniu z bezpośrednim pomiarem częstotliwości metoda ta może być bardziej niezawodna w hałaśliwym otoczeniu i jest łatwiejsza do wdrożenia cyfrowego.}

 

^{Metoda konfiguracji programowania}

^{1. Sekwencja programowania
Sekwencja 27 16-bitowych słów musi zostać zapisana do rejestru programującego za pośrednictwem magistrali C-BUS.}

^{Pierwsze słowo: musi mieć wartość 32769 (w formacie szesnastkowym 0x8001) i prawdopodobnie służy jako nagłówek synchronizacji lub flaga rozpoczęcia zapisu.}

^{Kolejne 26 słów: używane do konfiguracji określonych parametrów, każde o zakresie wartości od 0 do 32767 (0x0000–0x7FFF).}

 

^{2.Zawartość parametrów
Te 26 16-bitowych słów jest przeznaczonych do konfiguracji:}

^{Wartości nominalne dwóch wykrywanych częstotliwości.}

^{Próg wykrywania poziomu odpowiadający każdej częstotliwości.}

^{Okno tolerancji detekcji częstotliwości (tzn. górna i dolna granica czasu).}

^{Może również obejmować zaawansowane parametry, takie jak czas wykrywania i współczynniki filtra.}

 

 

 

^{Podsumowanie i zastosowanie}

^{Ten programowalny detektor dwutonowy jest wysoce zintegrowanym, zdefiniowanym programowo mechanizmem rozpoznawania sygnału audio. Jego podstawowa wartość polega na:}

^{Wysoka integracja: osadza wewnętrznie zarówno filtr, jak i logikę wykrywania, zmniejszając potrzebę stosowania komponentów zewnętrznych.}

^{Wysoka elastyczność: Można dostosować poprzez konfigurację oprogramowania w celu zapewnienia zgodności ze standardami sygnalizacyjnymi różnych krajów, różnymi częstotliwościami DTMF lub sygnałami audio zdefiniowanymi przez użytkownika.}

^{Implementacja cyfrowa: wykorzystuje filtrowanie cyfrowe i porównanie taktowania, zapewniając stabilną wydajność niezależną od zmian komponentów analogowych.}

 

^{Doskonale nadaje się do wbudowanych systemów komunikacyjnych wymagających wykrywania tonów postępu połączenia, wybierania numeru DTMF, sygnałów zdalnego sterowania i podobnych zastosowań.}

 

 

 

^{IX. Schemat czasowy interfejsu C-BUS}

 

 

^{Sygnały komunikacyjne i przepływ podstawowy}

^{CSN (Chip Select): Aktywny niski, inicjuje transakcję komunikacyjną.}

^{ZEGAR SZEREGOWY (Zegar szeregowy): Dostarczany przez µC, używany do synchronizacji transmisji bitów danych.}

^{DANE KOMENDY (dane poleceń): Instrukcje lub dane wysyłane z µC do chipa, próbkowane przez chip na narastającym zboczu zegara.}

^{REPLY DATA (Reply Data): Stan lub dane zwrócone z chipa do µC, próbkowane przez µC na narastającym zboczu zegara.}

 

Analiza parametrów podstawowych

 

^{Ta specyfikacja taktowania definiuje krytyczne wymagania taktowania dla synchronicznej komunikacji szeregowej pomiędzy chipem a zewnętrznym mikrokontrolerem (µC), zapewniając niezawodne przesyłanie poleceń i danych. Wszystkie czasy są wymaganiami minimalnymi i jednostkami są nanosekundy (ns).}

 

^{1. Czas transmisji danych poleceń (od µC do chipa)}

^{µC musi ściśle kontrolować zależność taktowania danych poleceń (DANE POLECENIA) względem narastającego zbocza zegara szeregowego (ZEGAR SZEREGOWY):}

 

^{Czas konfiguracji danych poleceń (tCDS): Zanim nadejdzie zbocze narastające zegara, linia danych poleceń musi już być stabilna na prawidłowym poziomie logicznym przez co najmniej 15,0 ns.}

 

^{Czas przechowywania danych poleceń (tCDH): Po upływie zbocza narastającego zegara linia danych poleceń musi pozostać stabilna przez co najmniej 25,0 ns.}

 

 

 

^{2. Czas próbkowania danych odpowiedzi (od chipa do µC)}

^{Chip odpowiada za przygotowanie danych odpowiedzi (REPLY DATA) w określonym czasie do pobrania przez µC:}

^{Czas konfiguracji danych odpowiedzi (tRDS): Zanim nadejdzie zbocze narastające zegara, chip musi wprowadzić dane odpowiedzi na linię danych i ustabilizować je przez co najmniej 50,0 ns, aby zapewnić niezawodne próbkowanie przez µC.}

 

^{Czas zatrzymania danych odpowiedzi (tRDH): Minimalna wartość tego parametru wynosi 0,0 ns, co oznacza, że ​​po narastającym zboczu zegara dane odpowiedzi wysyłane przez układ mogą się natychmiast zmienić bez konieczności dodatkowego czasu przetrzymywania.}

 

^{3. Ograniczenia warstwy fizycznej}

^{Obciążenie sygnału: Aby spełnić powyższe wymagania dotyczące taktowania o dużej prędkości, pojemność obciążenia każdej linii interfejsu C-BUS (w tym linii CSN, zegara i danych) musi być utrzymywana w granicach 30 pF. Wymaga to kontrolowania długości ścieżek i minimalizowania obciążeń pojemnościowych podczas projektowania PCB.}

 

^{Progi poziomów: Wysokie/niskie poziomy logiczne sygnałów są określane jako procent napięcia zasilania (VDD). Zwykle wysoki poziom musi wynosić powyżej 70% VDD, a niski poziom musi wynosić poniżej 30% VDD.}

 

 

^{4.Omówienie operacyjnej sekwencji czasowej}

^{Kompletna transakcja komunikacyjna C-BUS rozpoczyna się, gdy sygnał Chip Select (CSN) przejdzie do niskiego poziomu. Podczas ważnych cykli zegara szeregowego µC przesyła bity danych poleceń na narastającym zboczu zegara (spełniając wymagania tCDS/tCDH), podczas gdy układ przygotowuje również bity danych odpowiedzi na tym zboczu narastającym (spełniając wymagania tRDS). Komunikacja kończy się, gdy CSN przechodzi na wysoki poziom, po czym linia danych odpowiedzi przechodzi w stan o wysokiej impedancji.}

 

^{Wniosek: Kluczem do niezawodnej komunikacji jest to, że µC ściśle przestrzega tCDS i tCDH w zakresie przesyłania poleceń, podczas gdy konstrukcja chipa zapewnia tRDS, aby umożliwić µC dokładne odczytywanie odpowiedzi. Zarówno projekty sprzętu, jak i oprogramowania muszą spełniać te wymagania czasowe, uwzględniając jednocześnie wpływ pojemności obciążenia.}

 

 

 

&n