CMX867AD2 menyediakan solusi lapisan fisik yang fleksibel untuk komunikasi industri.

^{November 27, 2025 — Dalam bidang-bidang penting seperti pengendalian industri, pengukuran energi, dan pemantauan jarak jauh, keandalan dan kemampuan beradaptasi terhadap lingkungan dari sistem komunikasi telah menjadi komponen kunci daya saing peralatan. Chip modem multi-mode CMX867AD2, dengan arsitektur sinyal campuran yang sangat terintegrasi dan kemampuan program yang kuat, memberikan solusi chip tunggal yang sangat terintegrasi untuk mengatasi lingkungan elektromagnetik yang kompleks dan persyaratan protokol yang beragam, muncul sebagai pilihan ideal untuk konektivitas edge-side yang cerdas di lingkungan industri.}

 

 

I. Ikhtisar Chip: Mesin Komunikasi Industri Terintegrasi

 

^{CMX867AD2 lebih dari sekedar modem—ini adalah "Subsistem Komunikasi dalam sebuah Chip" yang sangat terintegrasi. Ini menggabungkan front-end analog berkinerja tinggi, inti modem digital yang dapat dikonfigurasi, logika pemrosesan protokol, dan antarmuka sistem yang kaya dalam satu paket kompak. Chip ini dirancang untuk menangani seluruh lapisan fisik dan sebagian fungsionalitas lapisan data link antara peralatan industri dan berbagai media kabel (seperti twisted pair, saluran listrik, atau saluran khusus), sehingga secara signifikan mengurangi beban pemrosesan pada pengontrol host dan konsumsi daya sistem secara keseluruhan.}

 

^{Analisis Teknologi Inti:Arsitektur Multi-mode yang Fleksibel dan Dapat Dikonfigurasi
Keunggulan inti CMX867AD2 terletak pada jalur pemrosesan sinyal yang dapat ditentukan oleh perangkat lunak, yang dapat dikonfigurasi untuk mendukung kebutuhan komunikasi di berbagai skenario industri.}

 

^{1. Modulasi Adaptif dan Pemrosesan Sinyal:}

^{Chip ini menggabungkan skema pendukung mesin modulasi yang dapat diprogram dari FSK (Frequency Shift Keying) klasik hingga metode modulasi digital yang lebih efisien. Pengguna dapat mengoptimalkan pilihan berdasarkan jarak transmisi, kecepatan data, dan persyaratan kekebalan kebisingan.}

^{Ini mengintegrasikan bank filter digital berkinerja tinggi yang dapat diprogram dan equalizer adaptif. Parameter filter (seperti frekuensi pusat, bandwidth, dan koefisien roll-off) dapat disesuaikan melalui perangkat lunak untuk mencocokkan karakteristik saluran secara optimal dan menekan interferensi pada pita frekuensi tertentu, yang sangat penting untuk pengoperasian di lingkungan industri yang dipenuhi dengan kebisingan inverter dan relai.}

^{Ini mencakup sirkuit Indikator Kekuatan Sinyal yang Diterima (RSSI) dan Deteksi Operator (CD) yang presisi, menyediakan pemantauan kualitas tautan secara real-time dan memungkinkan keputusan tidur/bangun yang cerdas untuk perangkat lunak lapisan atas.}

 

^{2. Pemrosesan Berbantuan Protokol Multi-Fungsi:}

^{Selain modulasi dan demodulasi lapisan fisik, chip ini mengintegrasikan encoder/decoder Forward Error Correction (FEC) yang dipercepat perangkat keras dan unit Cyclic Redundancy Check (CRC), yang secara signifikan dapat meningkatkan keandalan transmisi bingkai data di tingkat perangkat keras dan mengurangi beban pada CPU host.}

^{Ia menawarkan fungsi tambahan lapisan tautan yang dapat dikonfigurasi seperti pengakuan otomatis dan transmisi ulang batas waktu bingkai, yang semakin menyederhanakan desain perangkat lunak host dan meningkatkan respons sistem kinerja waktu nyata.}

 

 

 

II. Diagram Sirkuit Eksternal yang Direkomendasikan untuk Aplikasi Khas

 

 

^{Modul Fungsional Utama dan Deskripsi Pin}

^{1. Rangkaian Jam (XTAL/JAM)}

^{Pin: XTALN, X1 (Pin 1, 2)}

^{Komponen Eksternal:}

^{Kristal X1: 11,0592MHz atau 12,288MHz}

^{Beban Kapasitor C1, C2: 22pF}

^{Deskripsi: Menyediakan jam master sistem; C1 dan C2 digunakan untuk menstabilkan osilasi kristal.}

 

^{2. Rangkaian Daya dan Bias}

^{VDD: Catu daya positif (Pin 7, 11, dll.)}

^{VSS: Ground (banyak pin)}

^{VBIAS: Tegangan bias (membutuhkan decoupling melalui C3)}

^{Memisahkan Kapasitor:}

^{C3, C4: 100nF (ditempatkan dekat dengan VDD/VBIAS)}

^{C5: 10µF (kapasitansi lebih besar untuk decoupling frekuensi rendah)}

 

^{3. Saluran Penerimaan (Antarmuka Garis RX)}

^{Pin: RXAFB, RXAN, RXA (Pin 8–10)}

^{Fungsi: Menerima sinyal eksternal. Tata letak yang hati-hati diperlukan untuk menghindari interferensi in-band.}

 

 

 

 

^{4. Saluran Transmisi (Antarmuka Jalur TX)}

^{Pin: TXA, TXAN (Pin 17–18)}

^{Fungsi: Mengirimkan sinyal termodulasi.}

 

^{5. Kontrol dan Antarmuka Data (C-BUS)}

^{Pin: CSN, DATA PERINTAH, JAM SERIAL, DATA Balasan, IRQN}

^{Tipe Antarmuka: Bus kontrol serial yang digunakan untuk komunikasi dengan mikrokontroler (µC).}

 

<sup>Poin Desain Utama
1. Decoupling Daya dan Tanah</sup>

^{VDD dan VBIAS harus dipisahkan menggunakan C3, C4, dan C5.}

^{VSS Ground Plane: Direkomendasikan untuk membuat ground plane di bawah chip untuk memastikan grounding impedansi rendah, khususnya untuk:}

^{Antara pin VSS}

^{Koneksi ground dari kapasitor decoupling}

^{Koneksi ground kapasitor beban kristal (C1, C2)}

 

^{2. Desain Osilator Kristal}

^{Amplitudo Sinyal: Level penggerak harus ≥ 40% dari VDD (puncak ke puncak).}

^{Kristal garpu tala tidak disarankan karena kemampuan penggeraknya biasanya tidak mencukupi.}

^{Dianjurkan untuk berkonsultasi dengan pemasok kristal untuk dukungan desain rangkaian osilator yang sesuai.}

 

^{3. Menerima Perlindungan Jalur}

^{Chip tersebut dapat mendeteksi sinyal amplitudo kecil; oleh karena itu, jalur penerimaan harus menghindari interferensi in-band.}

^{Disarankan untuk mengisolasi saluran penerima selama tata letak untuk mencegah gangguan kebisingan.}

 

^{Persyaratan Akurasi Komponen}

^{Resistor: ±5%}

^{Kapasitor: ±20% (kecuali ditentukan lain)}

 

^{Ringkasan
Diagram aplikasi tipikal ini menyediakan konfigurasi sistem minimum untuk CMX867A, termasuk:}

^{Sumber jam (kristal + kapasitor beban)}

^{Jaringan penyaringan daya}

^{Antarmuka saluran transmisi/penerimaan}

^{Antarmuka bus kontrol}

^{Rekomendasi tata letak dan grounding (khususnya mengenai ground plane dan penempatan decoupling)}

^{Saran desain ini bertujuan untuk memastikan pengoperasian chip yang stabil, terutama dalam skenario penerimaan sensitivitas tinggi dan pemrosesan sinyal kecil.}

 

 

 

AKU AKU AKU. Terjemahan Diagram Blok Fungsional

 

 

^{Bagian Kontrol dan Antarmuka Data
Modul:
ANTARMUKA SERI C-BUS}

^{Tx/Rx DATA DAFTAR & USART}

^{DETEKTOR CINCIN}

 

^{Deskripsi Fungsional:}

^{C-BUS adalah bus kontrol serial yang digunakan untuk komunikasi dengan mikrokontroler eksternal. Ini mencakup sinyal-sinyal berikut:}

^{CSN (Pilihan Chip)}

^{JAM SERI (Jam Serial)}

^{DATA PERINTAH (Data Perintah)}

^{DATA Balasan (Data Balasan)}

^{IRQN (Permintaan Interupsi)}

^{Register Data dan USART bertanggung jawab atas buffering dan konversi serial selama transmisi dan penerimaan data.}

^{Detektor Cincin digunakan untuk mendeteksi sinyal dering pada saluran dan keluaran ke RDRVN.}

 

^{Poin-Poin Penting dalam Sirkuit Aplikasi Khas}

^{1.Jam: Membutuhkan osilator kristal 11,0592 MHz atau 12,288 MHz dengan kapasitor beban 22 pF.}

^{2. Catu Daya: VDD dan tegangan bias VBIAS harus dipisahkan menggunakan kapasitor 100 nF dan 10 μF yang ditempatkan sedekat mungkin dengan chip.}

^{3.Pembumian: Direkomendasikan untuk menggunakan bidang pembumian di bawah chip, untuk memastikan impedansi minimal untuk semua pin VSS dan pelepasan sambungan pembumian kapasitor.}

^{4. Antarmuka Transceiver: RXA/TXA adalah port sinyal analog; tata letak harus mencegah gangguan.}

^{5. Bus Kontrol: Komunikasi dengan mikrokontroler eksternal dicapai melalui CSN, jam, dan jalur data (C-BUS).}

^{6. Pemilihan Kristal: Level penggerak harus ≥ 40% dari VDD; kristal garpu tala tidak dianjurkan.}

 

 

 

^{Inti Diagram Blok Fungsional Internal
Alur kerja internal chip dapat dibagi menjadi tiga tahap utama:}

 

^{1.Kontrol dan Interaksi Data (Bagian Kiri):
Komunikasi dengan mikrokontroler dilakukan melalui antarmuka serial C-BUS, yang mengatur transmisi data, penerimaan, dan deteksi dering.}

 

^{2.Modem Inti (Bagian Tengah):
Mendukung berbagai skema modulasi seperti FSK, QAM, dan DPSK. Termasuk fungsi pengacakan, penguraian, dan deteksi energi sinyal.}

 

^{3. Pemrosesan Sinyal Analog (Bagian Kanan):
Terdiri dari penyaringan, pemerataan, dan kontrol penguatan untuk transmisi dan penerimaan. Mengintegrasikan pembuatan dan deteksi DTMF, dan menyediakan fungsionalitas pengujian loopback analog.}

 

^{Ikhtisar Proses Inti}

^{Transmisi: Data masuk melalui C-BUS → modulasi → penyaringan/penyesuaian penguatan → keluaran diferensial dari TXA/TXAN.}

^{Penerimaan: Sinyal masuk dari RXA → amplifikasi/kontrol penguatan → pemfilteran/pemerataan → demodulasi → pembacaan data melalui C-BUS.}

^{Fitur Utama: Mendukung pemrosesan DTMF, deteksi dering, dan pemantauan energi di seluruh proses, dan mencakup pengujian mandiri melalui fungsi loopback.}

 

^{Ringkasan
Chip ini mengintegrasikan modem, antarmuka saluran telepon, dan logika kontrol ke dalam satu unit. Dikombinasikan dengan sirkuit periferal sederhana, ini dapat membentuk terminal komunikasi lengkap yang cocok untuk aplikasi tertanam yang memerlukan transmisi data yang andal.}

 

 

 

IV. Rangkaian Antarmuka Detektor Sinyal Cincin dan Diagram Waktu

 

 

^{Fungsi Sirkuit}

^{Sirkuit ini berfungsi sebagai antarmuka pendeteksi cincin eksternal pada chip. Ini mengubah sinyal dering AC tegangan tinggi (biasanya 40‑90 Vrms) pada saluran telepon menjadi sinyal tingkat digital yang dapat dikenali oleh chip dan memasukkannya ke modul detektor dering internal melalui pin RT.}

 

^{Struktur Sirkuit dan Aliran Sinyal}

^{1. Perlindungan dan Perbaikan Masukan (Bagian Kiri):
D1‑D4 (1N4004) membentuk penyearah jembatan, mengubah sinyal cincin AC menjadi sinyal DC berdenyut searah.}

 

^{R20‑R22 (masing-masing 470 kΩ) dan R23 (dapat disesuaikan, direkomendasikan sebagai 68 kΩ dalam diagram) merupakan jaringan pembagi tegangan tegangan tinggi, melemahkan sinyal tegangan tinggi yang diperbaiki ke rentang masukan yang aman untuk chip.}

 

^{2.Pemfilteran dan Pengkondisian Sinyal (Bagian Tengah):}

^{C20, C21 (0,1 µF), dan C22 (0,33 µF) membentuk jaringan filter low-pass RC, digunakan untuk menghaluskan sinyal berdenyut yang diperbaiki dan menekan interferensi frekuensi tinggi.}

^{Sinyal yang disaring (diberi label sebagai X dalam diagram) dimasukkan ke dalam pin RT chip.}

 

^{3. Deteksi Internal (Bagian Kanan):}

^{Pin RT terhubung secara internal ke Schmitt Trigger, dengan tegangan ambang batas tingkat tinggi dilambangkan sebagai Vthi.}

^{Ketika tegangan sinyal X melebihi Vthi, pemicu menghasilkan level tinggi, dan bit ke-14 (Deteksi Dering) dari register status internal chip diatur, yang menunjukkan deteksi sinyal dering yang valid.}

^{Status ini dapat dibaca oleh mikrokontroler melalui C-BUS atau dikonfigurasi untuk memicu interupsi (IRQN).}

 

 

 

 

^{Parameter dan Perhitungan Desain Utama}

^{Jaminan Ambang Batas Deteksi:
Dokumen tersebut memberikan contoh desain: Ketika R20=R21=R22=470 kΩ dan R23=68 kΩ, rangkaian memastikan deteksi sinyal dering pada 40 Vrms atau lebih pada rentang VDD 3–5 V.}

 

^{Analisis Prinsip:
Tegangan puncak setelah penyearah adalahVpuncak​=40 Vrms×2​≈56,6 V.}
 

^{Setelah redaman oleh jaringan pembagi tegangan, input tegangan ke pin RT harus melebihi Vthi pemicu Schmitt internal. Menyesuaikan R23 memungkinkan penyetelan rasio pembagian tegangan untuk beradaptasi dengan Vthi yang berbeda (yang bergantung pada VDD) dan ambang tegangan cincin.}

^{Persyaratan Toleransi Komponen:}

^{Resistor: ±5%}

^{Kapasitor: ±20%}

 

 

^Ringkasan

^{Rangkaian antarmuka ini berfungsi sebagai ujung depan analog bertegangan tinggi dan impedansi tinggi dengan penyearah dan penyaringan. Fungsi utamanya adalah:}

^{Isolasi Aman: Menggunakan pembagi tegangan resistansi tinggi untuk secara aman mengurangi sinyal cincin tegangan tinggi ke tingkat yang dapat diterima oleh chip (biasanya}

^{Pengkondisian Sinyal: Perbaikan dan penyaringan mengubah sinyal cincin AC menjadi pulsa DC yang relatif halus, memfasilitasi deteksi digital.}

^{Deteksi yang Andal: Memanfaatkan karakteristik histeresis pemicu Schmitt untuk meningkatkan kekebalan kebisingan dan mencegah pemicuan palsu yang disebabkan oleh fluktuasi kebisingan atau tegangan.}

^{Desain ini mewakili solusi khas untuk menghubungkan saluran telepon tradisional ke chip CMOS berdaya rendah. Ini memastikan deteksi dering yang andal, keamanan, dan kemampuan beradaptasi terhadap rentang tegangan pengoperasian yang luas.}

 

 

 

V. Rangkaian Antarmuka Saluran Telepon Dua Kawat

 

 

 

^{Ini adalah rangkaian antarmuka saluran telepon dua kabel untuk CMX867AD2, yang dirancang untuk mencocokkan dan memasangkan sinyal transceiver analog chip dengan saluran telepon dua kabel standar 600Ω.}

 

 

^{Fungsi Sirkuit}

^{Sirkuit ini berfungsi sebagai antarmuka front-end analog antara chip dan saluran telepon, yang utamanya mengimplementasikan:}

 

^{1.Transmit Signal Coupling: Mengirimkan sinyal termodulasi (TX) dari chip ke saluran telepon.}

^{2. Menerima Ekstraksi Sinyal: Mengekstraksi sinyal yang dikirimkan oleh pihak lain (RX) dari saluran telepon dan memasukkannya ke dalam chip.}

^{3. Pencocokan dan Penyaringan Impedansi: Mencocokkan impedansi sisi chip dengan saluran telepon 600Ω dan menyaring kebisingan frekuensi tinggi.}

^{4. Isolasi DC: Memblokir tegangan DC pada saluran melalui kapasitor, sehingga hanya sinyal AC yang bisa lewat.}

 

^{Komposisi Sirkuit dan Jalur Sinyal}

^{1. Jalur Transmisi (TX → Jalur)
Output diferensial chip TXA/TXAN terhubung langsung ke sisi primer transformator 1:1.}

^{Transformator mencapai:}

^{Kopling Sinyal: Mentransfer sinyal ke saluran telepon.}

^{Isolasi Listrik: Mengisolasi potensi DC antara chip dan saluran telepon.}

^{Konversi Seimbang ke Tidak Seimbang: Mengubah sinyal diferensial menjadi sinyal ujung tunggal pada saluran.}

 

^{2. Jalur Penerimaan (Garis → RX)
Sinyal saluran telepon digabungkan melalui transformator dan memasuki jaringan penerima:}

^{R11, R12: Membentuk jaringan pembagi tegangan untuk mengatur level sinyal terima dan mencegah kelebihan input.}

^{C11 (100 pF): Bersama dengan resistor, merupakan filter lolos rendah untuk melemahkan kebisingan frekuensi tinggi.}

^{Sinyal tersebut pada akhirnya dimasukkan ke terminal penerima diferensial chip RXAFB / RXAN / RXA.}

 

^{3. Pemutusan dan Penyaringan Jalur}

^{R13 dan C10 (33 nF) dihubungkan secara paralel untuk membentuk jaringan terminasi saluran, memberikan pencocokan impedansi kompleks yang selaras dengan karakteristik saluran 600Ω.}

^{C10 juga bekerja sama dengan C11 untuk menyaring lebih lanjut interferensi frekuensi tinggi.}

 

 

 

 

 

^{Ringkasan Fungsi Komponen Utama}

 

^{Transformator (1:1): Sebagai komponen penggandeng dan isolasi inti, ia menyediakan isolasi listrik (melindungi chip dari tegangan tinggi pada saluran), melakukan konversi seimbang ke tidak seimbang (mengubah sinyal diferensial chip menjadi sinyal ujung tunggal pada saluran telepon), dan mentransmisikan sinyal AC secara efisien.}

 

^{Resistor R11 dan R12: Membentuk jaringan pembagi tegangan pada jalur penerima. Fungsi utamanya adalah untuk mengatur dan melemahkan level sinyal dari saluran telepon, memastikan bahwa amplitudo sinyal yang dikirim ke pin penerima chip (RXAFB/RXAN) tetap dalam kisaran yang sesuai untuk mencegah kelebihan beban.}

 

^{Resistor R13 dan Kapasitor C10 (33 nF): Dihubungkan secara paralel untuk membentuk jaringan terminasi saluran. R13 memberikan impedansi resistif primer dan, bersama dengan C10, mensimulasikan karakteristik impedansi saluran kompleks untuk mencapai pencocokan impedansi dengan saluran telepon 600Ω, sehingga mengurangi pantulan sinyal. Selain itu, C10 juga berkontribusi terhadap pemfilteran frekuensi tinggi.}

 

^{Kapasitor C11 (100 pF): Diposisikan pada input penerima, fungsi utamanya adalah penyaringan kebisingan frekuensi tinggi. Bersama dengan resistor front-end, ia membentuk filter low-pass, yang secara efektif menekan interferensi frekuensi tinggi pada saluran dan meningkatkan kualitas sinyal penerimaan.}

 

^{Decoupling kapasitor C3 (100 nF): Terhubung ke pin bias chip VBIAS. Fungsi utamanya adalah untuk memberikan tegangan bias yang stabil dan bersih untuk rangkaian analog internal (terutama penguat penerima), menyaring kebisingan catu daya untuk memastikan kinerja analog yang optimal.}

 

^{Pertimbangan Desain}

^{1.Sirkuit Proteksi Tidak Ditampilkan: Diagram adalah skema yang disederhanakan. Dalam aplikasi praktis, rangkaian proteksi tegangan lebih/arus lebih (seperti tabung pelepasan gas, dioda TVS, termistor PTC, dll.) harus ditambahkan pada pintu masuk saluran telepon.}

^{2.Pencocokan Impedansi: Nilai parameter R13, C10, dan transformator perlu disesuaikan dengan impedansi saluran aktual (biasanya 600Ω) untuk mengurangi return loss.}

^{3.Peredam Kebisingan: Nilai C10 dan C11 menentukan frekuensi cutoff frekuensi tinggi dan harus dioptimalkan untuk lingkungan kebisingan saluran tertentu.}

^{4.Toleransi Komponen: Resistor: ±5%, Kapasitor: ±20%. Penggunaan jenis komponen yang stabil disarankan untuk memastikan kinerja yang konsisten.}

 

^Ringkasan

^{Sirkuit antarmuka 2-kawat ini adalah sirkuit hibrid tipikal, yang mencapai hal berikut:}

^{Pemisahan sinyal pengirim dan penerima}

^{Pencocokan impedansi saluran}

^{Isolasi listrik dan peredam kebisingan}

 

^{Hal ini memungkinkan CMX867A melakukan komunikasi data full-duplex atau half-duplex melalui saluran telepon dua kabel standar, yang berfungsi sebagai jembatan analog penting antara chip dan saluran fisik. Dalam desain praktis, perlindungan saluran tambahan dan sirkuit periferal yang memerlukan sertifikasi peraturan harus ditambahkan berdasarkan landasan ini.}

 

 

VI. Rangkaian Antarmuka Garis Empat Kawat

 

 

^{Ini adalah rangkaian antarmuka jalur empat kabel untuk CMX867AD2, yang dirancang untuk menghubungkan chip ke jalur komunikasi empat kabel standar 600Ω. Sistem empat kabel biasanya digunakan dalam komunikasi profesional atau transmisi jarak jauh, ditandai dengan pemisahan fisik lengkap dari saluran pengirim (Tx) dan saluran penerima (Rx), masing-masing menggunakan sepasang kabel bengkok yang independen.}

 

^{Fungsi dan Fitur Sirkuit}

^{Sirkuit ini berfungsi sebagai antarmuka front-end analog antara chip dan saluran empat kabel. Fitur utamanya meliputi:}

 

^{Isolasi Saluran: Jalur transmisi dan penerimaan sepenuhnya independen, masing-masing menggunakan transformator 1:1, sehingga menghindari tantangan pembatalan hibrid dan gema yang ada dalam sistem dua kabel.}

 

^{Kopling dan Isolasi Sinyal: Kedua transformator masing-masing mencapai kopling untuk mengirim dan menerima sinyal serta menyediakan isolasi listrik.}

 

^{Pencocokan dan Penyaringan Impedansi: Menyediakan pencocokan terminasi 600Ω independen dan penyaringan kebisingan frekuensi tinggi untuk setiap saluran (jalur transmisi dan saluran penerima).}

 

 

^{Struktur Sirkuit dan Jalur Sinyal}

^{1. Jalur Transmisi (Pasangan Jalur Transmisi Independen)
Output diferensial chip TXA/TXAN terhubung langsung ke sisi primer transformator 1:1 sisi transmisi.}

^{Trafo memasangkan sinyal ke jalur transmisi independen, mencapai transmisi seimbang dan isolasi DC.}

 

^{2. Jalur Penerimaan (Pasangan Jalur Penerimaan Independen)
Sinyal dari saluran penerima independen pertama-tama memasuki transformator sisi penerima 1:1.}

^{Setelah digandeng oleh trafo, sinyal masuk ke jaringan pengkondisian penerima:}

^{R11 dan R12: Membentuk jaringan pembagi tegangan untuk mengatur level sinyal terima dan mencegah kelebihan input pada chip.}

^{C11 (100 pF): Bertindak sebagai kapasitor filter frekuensi tinggi untuk mengurangi kebisingan di saluran penerima.}

^{Sinyal tersebut pada akhirnya dimasukkan ke terminal penerima chip RXAFB / RXAN.}

 

 

 

^{3. Pencocokan Penghentian Jalur}

^{R10: Berfungsi sebagai resistor pencocokan terminasi untuk saluran transmisi. Nilai resistansinya bergantung pada karakteristik transformator dan persyaratan impedansi saluran.}

^{R13: Berfungsi sebagai resistor pencocokan terminasi untuk saluran penerima. Nilai resistansinya juga perlu ditentukan berdasarkan transformator dan impedansi saluran.}

 

^{Dokumen tersebut mencatat bahwa nilai R10 dan R13 bergantung pada karakteristik transformator yang dipilih dan harus dihitung berdasarkan desain sebenarnya.}

 

 

^{4.Komponen Lainnya}

^{C12 (33 nF): Terhubung secara paralel pada sisi saluran penerima untuk bypass frekuensi tinggi atau pencocokan impedansi tambahan.}

^{C3 (100 nF): Menyediakan decoupling untuk pin VBIAS chip, menstabilkan tegangan bias penguat penerima.}

 

 

^{Fungsi Komponen Utama}

^{Transformator Transmisi dan Transformator Penerima (keduanya 1:1): Masing-masing secara independen menyediakan isolasi listrik, transmisi seimbang, dan penggandengan sinyal untuk mengirim dan menerima sinyal. Hal ini membentuk landasan untuk mencapai komunikasi dupleks penuh isolasi tinggi dalam sistem empat kabel.}

 

^{Resistor R10 dan R13: Berfungsi sebagai resistor pencocokan terminasi untuk saluran pengirim dan penerima. Peran utamanya adalah bekerja sama dengan transformator untuk mencapai pencocokan impedansi dengan saluran 600Ω, sehingga meminimalkan pantulan sinyal semaksimal mungkin.}

 

^{Resistor R11 dan R12: Membentuk jaringan redaman sinyal terima yang digunakan untuk mengatur level sinyal yang digabungkan dari jalur penerima ke kisaran yang sesuai untuk terminal input penerimaan chip (RXAFB/RXAN).}

 

^{Kapasitor C11 (100 pF): Terletak di input penerimaan chip, fungsi utamanya adalah menyaring noise frekuensi tinggi dari sinyal penerima, sehingga meningkatkan rasio signal-to-noise.}

 

^{Kapasitor C12 (33 nF): Terhubung secara paralel di sisi saluran penerima, terutama digunakan untuk bypass kebisingan frekuensi tinggi dan juga dapat berpartisipasi dalam jaringan pencocokan impedansi tambahan.}

 

^{Decoupling Capacitor C3 (100 nF): Menyediakan decoupling untuk tegangan bias (VBIAS) dari sirkuit analog internal chip (terutama amplifier penerima), memastikan stabilitas catu daya dan menekan kebisingan.}

 

 

^{Pertimbangan Desain}

^{1. Pemilihan Transformator: Nilai R10 dan R13 bergantung pada karakteristik transformator yang dipilih (seperti rasio belitan, induktansi kebocoran, resistansi belitan, dll.). Mereka harus ditentukan melalui perhitungan komprehensif berdasarkan lembar data transformator dan impedansi saluran (600Ω).}

 

^{2.Pengaturan Level: Konfigurasi level sinyal untuk jalur pengirim dan penerima, serta nilai resistor R11, dapat dirancang dengan mengacu pada dan menerapkan metodologi yang digunakan untuk rangkaian dua kabel.}

 

^{3.Sirkuit Perlindungan: Diagram adalah skema yang disederhanakan. Dalam penerapan praktis, rangkaian proteksi tegangan lebih/arus lebih yang sesuai harus ditambahkan pada titik masuk kedua saluran (jalur transmisi dan saluran penerima).}

 

^{4. Toleransi Komponen: Resistor: toleransi ±5%; kapasitor: toleransi ±20%, untuk memastikan kinerja yang konsisten.}

 

^Ringkasan

^{Sirkuit antarmuka empat kabel ini memberikan solusi standar untuk menghubungkan CMX867A ke jalur empat kabel profesional. Keuntungan intinya terletak pada isolasi fisik saluran pengirim dan penerima, yang menghindari interferensi gema, menyederhanakan desain, dan memungkinkan komunikasi dupleks penuh yang lebih stabil dan berkualitas lebih tinggi. Pertimbangan desain utama adalah pemilihan dua transformator dan perhitungan resistor pencocokan terminasi yang sesuai (R10, R13). Sirkuit ini berfungsi sebagai front-end analog yang andal untuk komunikasi data jarak jauh atau jalur khusus.}

 

 

 

VII. Diagram Blok Jalur Data Modem Penerimaan

 

^{Aliran Jalur Data Inti}

^{1.Entri Data
Data berasal dari keluaran demodulator FSK atau DPSK.}

^{Hanya Mode DPSK: Data pertama-tama melewati descrambler, yang dikontrol oleh sinyal Aktifkan.}

 

^{2. Buffer Data dan Konversi Serial-ke-Paralel
Data masuk ke Rx Data Buffer (menerima buffer data).}

^{Modul USART (Universal Synchronous/Asynchronous Receiver/Transmitter) melakukan konversi serial-ke-paralel, dikendalikan oleh Bit Rate Clock.}

^{USART menangani bit start/stop dan melakukan verifikasi pemeriksaan paritas.}

 

^{3.Output Data ke Mikrokontroler
Data paralel yang diproses (7 bit) ditulis ke dalam register Rx Data pada antarmuka C-BUS.}

^{Mikrokontroler (µC) membaca data dari register ini melalui antarmuka C-BUS.}

 

 

 

 

^{Bendera Status Utama dan Mekanisme Kontrol}

^{1. Bendera Siap Data Rx
Kondisi Pemicu: Setiap kali karakter baru disimpan di Rx Data Register.
Fungsi: Bendera Rx Data Ready di Status Register diatur ke 1, memberitahukan µC untuk membaca data baru.
Operasi Tambahan dalam Mode Start-Stop: Secara bersamaan memperbarui tanda Even Rx Parity di Status Register.}

 

^{2.Penanganan Kesalahan Bingkai (Mode Start-Stop)}

^{Kondisi Kesalahan: Jika bit stop hilang (yaitu, 0 yang diterima, bukan 1).}

^{Proses Penanganan:}

 

^{1.Karakter masih tersimpan di Rx Data Register, dan flag Data Ready disetel.}

^{2.Kecuali opsi V.14 Overrun diaktifkan, bit Rx Framing Error di Status Register juga akan disetel ke 1.}

^{3. USART akan melakukan sinkronisasi ulang pada transisi 1→0 berikutnya (bit stop ke bit awal).}

^{4. Bendera Frame Error akan tetap disetel hingga karakter berikutnya berhasil diterima.}

 

^{Detektor Pola Data Khusus
Bagian atas diagram blok menampilkan empat detektor yang terhubung ke bit register status (b9, b7, b8), yang digunakan untuk memantau pola tertentu dalam aliran data penerimaan:}

 

^{1.1010 Detektor: Hanya digunakan dalam mode FSK untuk mendeteksi pola 1/0 bergantian.}

^{2. Detektor 1 yang Tidak Diacak Berkelanjutan: Mendeteksi 1 yang tidak diacak secara terus menerus.}

^{3. Detektor Acak Berkelanjutan 1: Mendeteksi 1 yang diacak terus menerus.}

^{4. Detektor Kontinu: Detektor sinyal kontinu umum.}

 

^{Output dari detektor ini dapat digunakan untuk mendiagnosis kondisi saluran, kualitas sinkronisasi, atau sinyal tertentu.}

 

^Ringkasan

^{Inti dari jalur data penerimaan ini adalah saluran konversi serial-ke-paralel yang dikelola oleh USART, dilengkapi dengan deteksi kesalahan komprehensif (pemeriksaan paritas, kesalahan bingkai) dan mekanisme pelaporan status. Desainnya memastikan transfer data yang andal dari demodulator ke mikrokontroler, sekaligus menyediakan kemampuan pemantauan status tautan mendalam melalui beberapa detektor, memungkinkan sistem menangani berbagai anomali komunikasi secara fleksibel.}

 

 

 

VIII. Diagram Blok Implementasi Detektor Nada Ganda dan Filter yang Dapat Diprogram

 

 

^{Fungsi Inti}

^{Deteksi nada ganda yang dapat diprogram: Mampu mendeteksi pasangan sinyal audio yang terdiri dari dua frekuensi tertentu.}

^{Fleksibilitas tinggi: Frekuensi deteksi, level, dan rentang toleransi semuanya dapat diatur melalui pemrograman perangkat lunak, sehingga menghilangkan kebutuhan penyesuaian perangkat keras eksternal.}

 

 

^{Arsitektur Implementasi}

^{1. Bagian Filter
Menggunakan tahap filter IIR orde ke-4.}

^{Fungsi: Mengekstraksi komponen frekuensi target dari sinyal input dan menekan noise di luar pita.}

^{Fitur: Filter IIR (Infinite Impulse Response) biasanya memberikan karakteristik roll-off yang lebih curam untuk urutan filter yang sama, sehingga memfasilitasi pemisahan frekuensi yang tepat.}

 

^{2. Mekanisme Deteksi Frekuensi
Prinsip: Memanfaatkan metode pengaturan waktu siklus.}

^Proses:

 

^{1. Ukur waktu yang dibutuhkan sinyal masukan untuk menyelesaikan sejumlah siklus penuh (N) yang dapat diprogram.}

^{2.Bandingkan waktu ini dengan batas waktu atas dan bawah yang dapat diprogram.}

^{Keputusan: Jika waktu yang diukur berada dalam rentang waktu yang telah ditentukan, frekuensi target dianggap terdeteksi.}

^{Keuntungan: Dibandingkan dengan pengukuran frekuensi langsung, metode ini mungkin lebih kuat di lingkungan yang bising dan lebih mudah diterapkan secara digital.}

 

^{Metode Konfigurasi Pemrograman}

^{1. Urutan Pemrograman
Urutan 27 kata 16-bit harus ditulis ke Register Pemrograman melalui C-BUS.}

^{Kata pertama: Harus berupa 32769 (heksadesimal 0x8001), kemungkinan berfungsi sebagai header sinkronisasi atau tanda awal penulisan.}

^{26 kata berikutnya: Digunakan untuk konfigurasi parameter tertentu, masing-masing dengan rentang nilai 0 hingga 32767 (0x0000–0x7FFF).}

 

^{2.Parameter Konten
26 kata 16-bit ini dimaksudkan untuk dikonfigurasi:}

^{Nilai nominal kedua frekuensi yang akan dideteksi.}

^{Ambang batas deteksi level yang sesuai dengan setiap frekuensi.}

^{Jendela toleransi deteksi frekuensi (yaitu batas waktu atas dan bawah).}

^{Mungkin juga mencakup parameter lanjutan seperti durasi deteksi dan koefisien filter.}

 

 

 

^{Ringkasan dan Penerapan}

^{Detektor nada ganda yang dapat diprogram ini adalah mesin pengenalan sinyal audio yang sangat terintegrasi dan ditentukan oleh perangkat lunak. Nilai intinya terletak pada:}

^{Integrasi Tinggi: Menyematkan filter dan logika deteksi secara internal, mengurangi kebutuhan akan komponen eksternal.}

^{Fleksibilitas Kuat: Dapat diadaptasi melalui konfigurasi perangkat lunak untuk mematuhi standar persinyalan di berbagai negara, frekuensi DTMF berbeda, atau sinyal audio yang ditentukan pengguna.}

^{Implementasi Digital: Memanfaatkan pemfilteran digital dan perbandingan waktu, memastikan kinerja stabil tidak terpengaruh oleh variasi komponen analog.}

 

^{Ini sangat cocok untuk sistem komunikasi tertanam yang memerlukan deteksi nada progres panggilan, panggilan DTMF, sinyal kendali jarak jauh, dan aplikasi serupa.}

 

 

 

^{IX. Diagram Waktu Antarmuka C-BUS}

 

 

^{Sinyal Komunikasi dan Arus Dasar}

^{CSN (Chip Select): Aktif rendah, memulai transaksi komunikasi.}

^{JAM SERIAL (Jam Serial): Disediakan oleh µC, digunakan untuk menyinkronkan transmisi bit data.}

^{DATA PERINTAH (Data Perintah): Instruksi atau data yang dikirim dari µC ke chip, diambil sampelnya oleh chip di tepi jam yang meningkat.}

^{REPLY DATA (Data Balasan): Status atau data yang dikembalikan dari chip ke µC, diambil sampelnya oleh µC pada tepi naik jam.}

 

Analisis Parameter Inti

 

^{Spesifikasi pengaturan waktu ini menentukan persyaratan pengaturan waktu kritis untuk komunikasi serial sinkron antara chip dan mikrokontroler eksternal (µC), memastikan transmisi perintah dan data yang andal. Semua pengaturan waktu merupakan persyaratan minimum, dengan satuan dalam nanodetik (ns).}

 

^{1. Perintah Waktu Transmisi Data (dari µC ke Chip)}

^{µC harus secara ketat mengontrol hubungan waktu dari data perintah (COMMAND DATA) relatif terhadap tepi naik jam serial (SERIAL CLOCK):}

 

^{Waktu Pengaturan Data Perintah (tCDS): Sebelum waktu naik tiba, baris data perintah harus sudah stabil pada tingkat logika yang valid setidaknya selama 15,0 ns.}

 

^{Waktu Penahanan Data Perintah (tCDH): Setelah tepi naik jam terlewati, baris data perintah harus tetap stabil setidaknya selama 25,0 ns.}

 

 

 

^{2. Waktu Pengambilan Sampel Data Balasan (dari Chip ke µC)}

^{Chip bertanggung jawab untuk menyiapkan data balasan (REPLY DATA) dalam waktu yang ditentukan untuk pengambilan sampel oleh µC:}

^{Waktu Pengaturan Data Balasan (tRDS): Sebelum waktu naik tiba, chip harus menggerakkan data balasan ke jalur data dan menstabilkannya setidaknya selama 50,0 ns untuk memastikan pengambilan sampel yang andal dengan µC.}

 

^{Reply Data Hold Time (tRDH): Nilai minimum untuk parameter ini adalah 0,0 ns, artinya setelah tepi jam naik, keluaran data balasan oleh chip dapat langsung berubah tanpa memerlukan waktu tunggu tambahan.}

 

^{3. Batasan Lapisan Fisik}

^{Beban Sinyal: Untuk memenuhi persyaratan pengaturan waktu kecepatan tinggi yang disebutkan di atas, kapasitansi beban setiap jalur antarmuka C-BUS (termasuk CSN, jam, dan jalur data) harus dijaga dalam 30 pF. Hal ini memerlukan pengendalian panjang jejak dan meminimalkan beban kapasitif selama tata letak PCB.}

 

^{Ambang Batas Level: Logika level tinggi/rendah sinyal ditentukan sebagai persentase tegangan suplai (VDD). Biasanya, level tinggi harus di atas 70% VDD, dan level rendah harus di bawah 30% VDD.}

 

 

^{4. Ikhtisar Urutan Waktu Operasional}

^{Transaksi komunikasi C-BUS yang lengkap dimulai ketika sinyal Chip Select (CSN) bertransisi ke level rendah. Selama siklus jam serial yang valid, µC mentransmisikan bit data perintah pada tepi naik jam (memenuhi persyaratan tCDS/tCDH), sementara chip juga menyiapkan bit data balasan pada tepi naik ini (memenuhi persyaratan tRDS). Komunikasi berakhir ketika CSN bertransisi ke tingkat tinggi, setelah itu jalur data balasan memasuki keadaan impedansi tinggi.}

 

^{Kesimpulan: Kunci komunikasi yang andal terletak pada µC yang secara ketat mematuhi tCDS dan tCDH untuk mengirimkan perintah, sedangkan desain chip memastikan tRDS memungkinkan µC membaca balasan secara akurat. Baik desain perangkat keras maupun perangkat lunak harus memenuhi persyaratan pengaturan waktu ini dan juga mempertimbangkan dampak kapasitansi beban.}