CMX867AD2 cung cấp một giải pháp lớp vật lý linh hoạt cho truyền thông công nghiệp.

^{Ngày 27 tháng 11 năm 2025 — Trong các lĩnh vực quan trọng như điều khiển công nghiệp, đo năng lượng và giám sát từ xa, độ tin cậy và khả năng thích ứng với môi trường của hệ thống thông tin liên lạc đã trở thành yếu tố then chốt tạo nên khả năng cạnh tranh của thiết bị. Chip modem đa chế độ CMX867AD2, với kiến ​​trúc tín hiệu hỗn hợp tích hợp sâu và khả năng lập trình mạnh mẽ, cung cấp giải pháp chip đơn tích hợp cao để giải quyết các môi trường điện từ phức tạp và các yêu cầu giao thức đa dạng, nổi lên như một lựa chọn lý tưởng cho kết nối biên thông minh trong môi trường công nghiệp.}

 

 

I. Tổng quan về chip: Công cụ truyền thông công nghiệp tích hợp

 

^{CMX867AD2 không chỉ là một modem—nó còn là một "Hệ thống con giao tiếp trên chip" được tích hợp cao. Nó kết hợp giao diện người dùng tương tự hiệu suất cao, lõi modem kỹ thuật số có thể cấu hình, logic xử lý giao thức và giao diện hệ thống phong phú trong một gói nhỏ gọn duy nhất. Con chip này được thiết kế để xử lý toàn bộ lớp vật lý và một phần chức năng của lớp liên kết dữ liệu giữa thiết bị công nghiệp và các phương tiện có dây khác nhau (như cặp xoắn, đường dây điện hoặc đường dây chuyên dụng), do đó giảm đáng kể tải xử lý trên bộ điều khiển máy chủ và mức tiêu thụ điện năng tổng thể của hệ thống.}

 

^{Phân tích công nghệ cốt lõi:Kiến trúc đa chế độ linh hoạt và có thể định cấu hình
Ưu điểm cốt lõi của CMX867AD2 nằm ở đường dẫn xử lý tín hiệu có thể xác định bằng phần mềm, có thể được cấu hình để hỗ trợ các yêu cầu liên lạc trong nhiều tình huống công nghiệp.}

 

^{1. Điều chế thích ứng và xử lý tín hiệu:}

^{Con chip này kết hợp một công cụ điều chế có thể lập trình hỗ trợ các sơ đồ từ FSK (Khóa dịch chuyển tần số) cổ điển đến các phương pháp điều chế kỹ thuật số hiệu quả hơn. Người dùng có thể tối ưu hóa các lựa chọn dựa trên khoảng cách truyền, tốc độ dữ liệu và yêu cầu về khả năng chống ồn.}

^{Nó tích hợp ngân hàng bộ lọc kỹ thuật số có thể lập trình hiệu suất cao và bộ cân bằng thích ứng. Các thông số bộ lọc (chẳng hạn như tần số trung tâm, băng thông và hệ số cuộn) có thể được điều chỉnh thông qua phần mềm để phù hợp tối ưu với các đặc điểm kênh và triệt tiêu nhiễu ở các dải tần số cụ thể, điều này rất quan trọng để vận hành trong môi trường công nghiệp có nhiều nhiễu biến tần và rơle.}

^{Nó bao gồm mạch Chỉ báo cường độ tín hiệu nhận được (RSSI) và mạch Phát hiện sóng mang (CD) chính xác, cung cấp khả năng giám sát chất lượng liên kết theo thời gian thực và cho phép đưa ra quyết định ngủ/thức dậy thông minh cho phần mềm lớp trên.}

 

^{2. Xử lý hỗ trợ giao thức đa chức năng:}

^{Ngoài điều chế và giải điều chế lớp vật lý, chip này còn tích hợp bộ mã hóa/giải mã Sửa lỗi chuyển tiếp (FEC) được tăng tốc phần cứng và bộ Kiểm tra dự phòng chu kỳ (CRC), có thể nâng cao đáng kể độ tin cậy truyền khung dữ liệu ở cấp độ phần cứng và giảm gánh nặng cho CPU chủ.}

^{Nó cung cấp các chức năng phụ trợ lớp liên kết có thể định cấu hình như xác nhận tự động và truyền lại thời gian chờ khung, đơn giản hóa hơn nữa thiết kế phần mềm máy chủ và cải thiện hiệu suất phản hồi của hệ thống theo thời gian thực.}

 

 

 

II. Sơ đồ mạch ngoài được đề xuất cho các ứng dụng điển hình

 

 

^{Mô-đun chức năng chính và mô tả chân cắm}

^{1. Mạch đồng hồ (XTAL/CLOCK)}

^{Chân: XTALN, X1 (Chân 1, 2)}

^{Thành phần bên ngoài:}

^{Crystal X1: 11.0592 MHz hoặc 12.288 MHz}

^{Tụ tải C1, C2: 22pF}

^{Mô tả: Cung cấp đồng hồ chủ của hệ thống; C1 và C2 được sử dụng để ổn định dao động tinh thể.}

 

^{2. Mạch công suất và phân cực}

^{VDD: Nguồn điện dương (Chân 7, 11, v.v.)}

^{VSS: Nối đất (nhiều chân)}

^{VBIAS: Điện áp phân cực (yêu cầu tách rời qua C3)}

^{Tụ điện tách rời:}

^{C3, C4: 100nF (đặt gần VDD/VBIAS)}

^{C5: 10µF (điện dung lớn hơn để tách tần số thấp)}

 

^{3. Kênh nhận (Giao diện dòng RX)}

^{Các chân: RXAFB, RXAN, RXA (Chân 8–10)}

^{Chức năng: Nhận tín hiệu bên ngoài. Cần phải bố trí cẩn thận để tránh nhiễu trong băng tần.}

 

 

 

 

^{4. Kênh truyền (Giao diện đường truyền TX)}

^{Ghim: TXA, TXAN (Chân 17–18)}

^{Chức năng: Truyền tín hiệu điều chế.}

 

^{5. Giao diện điều khiển và dữ liệu (C-BUS)}

^{Các chân: CSN, DỮ LIỆU LỆNH, ĐỒNG HỒ NỐI TIẾP, DỮ LIỆU TRẢ LỜI, IRQN}

^{Loại giao diện: Bus điều khiển nối tiếp được sử dụng để liên lạc với vi điều khiển (µC).}

 

<sup>Điểm thiết kế chính
1. Tách nguồn và nối đất</sup>

^{VDD và VBIAS phải được tách riêng bằng C3, C4 và C5.}

^{Mặt phẳng mặt đất VSS: Nên thiết lập mặt phẳng mặt đất bên dưới chip để đảm bảo nối đất có trở kháng thấp, đặc biệt đối với:}

^{Giữa các chân VSS}

^{Các kết nối đất của tụ điện tách}

^{Các kết nối đất của tụ tải tinh thể (C1, C2)}

 

^{2. Thiết kế dao động tinh thể}

^{Biên độ tín hiệu: Mức điều khiển phải ≥ 40% VDD (đỉnh đến đỉnh).}

^{Tinh thể âm thoa không được khuyến khích vì khả năng truyền động của chúng thường không đủ.}

^{Nên tham khảo ý kiến ​​của nhà cung cấp tinh thể để được hỗ trợ thiết kế mạch dao động phù hợp.}

 

^{3. Nhận bảo vệ đường dẫn}

^{Con chip có thể phát hiện các tín hiệu có biên độ nhỏ; do đó, đường nhận phải tránh nhiễu trong băng tần.}

^{Nên cách ly đường dây nhận trong quá trình bố trí để tránh nhiễu.}

 

^{Yêu cầu về độ chính xác của thành phần}

^{Điện trở: ±5%}

^{Tụ điện: ±20% (trừ khi có quy định khác)}

 

^{Bản tóm tắt
Sơ đồ ứng dụng điển hình này cung cấp cấu hình hệ thống tối thiểu cho CMX867A, bao gồm:}

^{Nguồn đồng hồ (tinh thể + tụ tải)}

^{Mạng lọc điện}

^{Giao diện đường truyền/nhận}

^{Giao diện bus điều khiển}

^{Khuyến nghị về bố cục và nối đất (đặc biệt liên quan đến mặt phẳng nền và vị trí tách rời)}

^{Những đề xuất thiết kế này nhằm mục đích đảm bảo chip hoạt động ổn định, đặc biệt là trong các tình huống thu sóng có độ nhạy cao và xử lý tín hiệu nhỏ.}

 

 

 

III. Dịch sơ đồ khối chức năng

 

 

^{Phần giao diện điều khiển và dữ liệu
Mô-đun:
GIAO DIỆN NỐI TIẾP C-BUS}

^{Tx/Rx ĐĂNG KÝ DỮ LIỆU & USART}

^{MÁY DÒ VÒNG}

 

^{Mô tả chức năng:}

^{C-BUS là bus điều khiển nối tiếp được sử dụng để liên lạc với bộ vi điều khiển bên ngoài. Nó bao gồm các tín hiệu sau:}

^{CSN (Chọn chip)}

^{ĐỒNG HỒ SERIAL (Đồng hồ nối tiếp)}

^{DỮ LIỆU LỆNH (Dữ liệu lệnh)}

^{DỮ LIỆU TRẢ LỜI (Reply Data)}

^{IRQN (Yêu cầu ngắt)}

^{Các thanh ghi dữ liệu và USART chịu trách nhiệm đệm và chuyển đổi nối tiếp trong quá trình truyền và nhận dữ liệu.}

^{Ring Detector được sử dụng để phát hiện tín hiệu chuông trên đường dây và xuất ra RDRVN.}

 

^{Những điểm chính trong mạch ứng dụng điển hình}

^{1.Clock: Yêu cầu bộ tạo dao động tinh thể 11,0592 MHz hoặc 12,288 MHz với tụ tải 22 pF.}

^{2.Nguồn điện: VDD và điện áp phân cực VBIAS phải được tách riêng bằng cách sử dụng tụ điện 100 nF và 10 μF đặt càng gần chip càng tốt.}

^{3.Nối đất: Nên sử dụng mặt phẳng nối đất bên dưới chip, đảm bảo trở kháng tối thiểu cho tất cả các chân VSS và tách các kết nối nối đất của tụ điện.}

^{4. Giao diện thu phát: RXA/TXA là các cổng tín hiệu tương tự; bố trí phải ngăn chặn sự can thiệp.}

^{5. Bus điều khiển: Giao tiếp với bộ vi điều khiển bên ngoài được thực hiện thông qua CSN, đồng hồ và đường dữ liệu (C-BUS).}

^{6. Lựa chọn tinh thể: Mức ổ đĩa phải ≥ 40% VDD; tinh thể ngã ba điều chỉnh không được khuyến khích.}

 

 

 

^{Cốt lõi của sơ đồ khối chức năng bên trong
Quy trình làm việc bên trong của chip có thể được chia thành ba giai đoạn chính:}

 

^{1.Kiểm soát và tương tác dữ liệu (Phần bên trái):
Giao tiếp với bộ vi điều khiển được thiết lập thông qua giao diện nối tiếp C-BUS, quản lý việc truyền, nhận và phát hiện vòng dữ liệu.}

 

^{2.Modem Core (Phần trung tâm):
Hỗ trợ nhiều sơ đồ điều chế như FSK, QAM và DPSK. Bao gồm các chức năng xáo trộn, giải xáo trộn và phát hiện năng lượng tín hiệu.}

 

^{3.Xử lý tín hiệu Analog (Phần bên phải):
Bao gồm lọc, cân bằng và điều khiển khuếch đại để truyền và nhận. Tích hợp việc tạo và phát hiện DTMF, đồng thời cung cấp chức năng kiểm tra vòng lặp tương tự.}

 

^{Tổng quan về quy trình cốt lõi}

^{Truyền: Dữ liệu đi vào qua C-BUS → điều chế → lọc/điều chỉnh khuếch đại → đầu ra vi sai từ TXA/TXAN.}

^{Tiếp nhận: Tín hiệu đi vào từ RXA → điều khiển khuếch đại/tăng → lọc/cân bằng → giải điều chế → đọc dữ liệu qua C-BUS.}

^{Các tính năng chính: Hỗ trợ xử lý DTMF, phát hiện vòng và giám sát năng lượng trong suốt quá trình và bao gồm tự kiểm tra thông qua chức năng lặp lại.}

 

^{Bản tóm tắt
Con chip này tích hợp modem, giao diện đường dây điện thoại và logic điều khiển vào một bộ phận duy nhất. Kết hợp với một mạch ngoại vi đơn giản, nó có thể tạo thành một thiết bị đầu cuối giao tiếp hoàn chỉnh phù hợp cho các ứng dụng nhúng yêu cầu truyền dữ liệu đáng tin cậy.}

 

 

 

IV. Mạch giao diện bộ dò tín hiệu vòng và sơ đồ thời gian

 

 

^{Chức năng mạch}

^{Mạch này đóng vai trò là giao diện phát hiện vòng ngoài của chip. Nó chuyển đổi tín hiệu vòng AC điện áp cao (thường là 40‑90 Vrms) trên đường dây điện thoại thành tín hiệu cấp kỹ thuật số được chip nhận dạng và đưa tín hiệu đó vào mô-đun dò vòng bên trong thông qua chân RT.}

 

^{Cấu trúc mạch và luồng tín hiệu}

^{1. Bảo vệ và chỉnh lưu đầu vào (Phần bên trái):
D1‑D4 (1N4004) tạo thành bộ chỉnh lưu cầu, chuyển đổi tín hiệu vòng AC thành tín hiệu DC dạng xung một chiều.}

 

^{R20‑R22 (mỗi loại 470 kΩ) và R23 (có thể điều chỉnh, khuyến nghị là 68 kΩ trong sơ đồ) tạo thành mạng phân chia điện áp cao áp, làm suy giảm tín hiệu điện áp cao đã chỉnh lưu xuống phạm vi đầu vào an toàn cho chip.}

 

^{2. Lọc và điều hòa tín hiệu (Phần giữa):}

^{C20, C21 (0,1 µF) và C22 (0,33 µF) tạo thành mạng bộ lọc thông thấp RC, được sử dụng để làm mịn tín hiệu xung đã chỉnh lưu và triệt tiêu nhiễu tần số cao.}

^{Tín hiệu được lọc (được gắn nhãn là X trong sơ đồ) được đưa vào chân RT của chip.}

 

^{3. Phát hiện nội bộ (Phần bên phải):}

^{Chân RT được kết nối bên trong với Bộ kích hoạt Schmitt, với điện áp ngưỡng mức cao được ký hiệu là Vthi.}

^{Khi điện áp của tín hiệu X vượt quá Vthi, bộ kích hoạt sẽ xuất ra mức cao và bit thứ 14 (Phát hiện vòng) của thanh ghi trạng thái bên trong của chip được đặt, cho biết việc phát hiện tín hiệu vòng hợp lệ.}

^{Trạng thái này có thể được bộ vi điều khiển đọc thông qua C-BUS hoặc được định cấu hình để kích hoạt ngắt (IRQN).}

 

 

 

 

^{Các thông số và tính toán thiết kế chính}

^{Đảm bảo ngưỡng phát hiện:
Tài liệu này cung cấp ví dụ về thiết kế: Khi R20=R21=R22=470 kΩ và R23=68 kΩ, mạch đảm bảo phát hiện tín hiệu chuông ở mức 40 Vrms trở lên trong phạm vi VDD từ 3–5 V.}

 

^{Phân tích nguyên tắc:
Điện áp cực đại sau khi chỉnh lưu làVpeak​=40 Vrms×2​≈56,6 V.}
 

^{Sau khi bị suy giảm bởi mạng phân áp, điện áp đầu vào chân RT phải vượt quá Vthi của bộ kích hoạt Schmitt bên trong. Việc điều chỉnh R23 cho phép điều chỉnh tỷ lệ phân chia điện áp để thích ứng với các ngưỡng Vthi khác nhau (phụ thuộc vào VDD) và ngưỡng điện áp vòng.}

^{Yêu cầu dung sai thành phần:}

^{Điện trở: ±5%}

^{Tụ điện: ±20%}

 

 

^{Bản tóm tắt}

^{Mạch giao diện này đóng vai trò như một mặt trước tương tự có điện áp cao, trở kháng cao với chức năng chỉnh lưu và lọc. Chức năng chính của nó là:}

^{Cách ly an toàn: Sử dụng bộ chia điện áp điện trở cao để giảm tín hiệu vòng điện áp cao một cách an toàn xuống mức chấp nhận được đối với chip (thường là < VDD).}

^{Điều hòa tín hiệu: Chỉnh lưu và lọc chuyển đổi tín hiệu vòng AC thành xung DC tương đối mượt mà, tạo điều kiện phát hiện kỹ thuật số.}

^{Phát hiện đáng tin cậy: Tận dụng các đặc tính trễ của bộ kích hoạt Schmitt để tăng cường khả năng chống nhiễu và ngăn kích hoạt sai do nhiễu hoặc biến động điện áp.}

^{Thiết kế này đại diện cho một giải pháp điển hình để kết nối đường dây điện thoại truyền thống với chip CMOS công suất thấp. Nó đảm bảo khả năng phát hiện vòng đáng tin cậy, an toàn và khả năng thích ứng với dải điện áp hoạt động rộng.}

 

 

 

V. Mạch giao diện đường dây điện thoại hai dây

 

 

 

^{Đây là mạch giao diện đường dây điện thoại hai dây cho CMX867AD2, được thiết kế để khớp và ghép các tín hiệu thu phát tương tự của chip với đường dây điện thoại hai dây 600Ω tiêu chuẩn.}

 

 

^{Chức năng mạch}

^{Mạch này đóng vai trò là giao diện đầu cuối tương tự giữa chip và đường dây điện thoại, chủ yếu thực hiện:}

 

^{1. Khớp nối tín hiệu truyền: Cung cấp tín hiệu đã điều chế (TX) từ chip đến đường dây điện thoại.}

^{2.Nhận trích xuất tín hiệu: Trích xuất tín hiệu do bên kia (RX) truyền từ đường dây điện thoại và đưa vào chip.}

^{3.Kết hợp và lọc trở kháng: Phù hợp trở kháng của phía chip với đường dây điện thoại 600Ω và lọc nhiễu tần số cao.}

^{4.Cách ly DC: Chặn điện áp DC trên đường dây thông qua các tụ điện, chỉ cho phép tín hiệu AC đi qua.}

 

^{Thành phần mạch và đường dẫn tín hiệu}

^{1. Đường dẫn truyền (TX → Đường dây)
Các đầu ra vi sai TXA/TXAN của chip được kết nối trực tiếp với phía sơ cấp của máy biến áp 1:1.}

^{Máy biến áp đạt được:}

^{Khớp nối tín hiệu: Truyền tín hiệu đến đường dây điện thoại.}

^{Cách ly điện: Cô lập điện thế DC giữa chip và đường dây điện thoại.}

^{Chuyển đổi cân bằng sang không cân bằng: Chuyển đổi tín hiệu vi sai thành tín hiệu một đầu trên đường truyền.}

 

^{2. Đường dẫn nhận (Dòng → RX)
Tín hiệu đường dây điện thoại được ghép qua máy biến áp và đi vào mạng thu:}

^{R11, R12: Hình thành mạng phân áp để thiết lập mức tín hiệu thu và chống quá tải đầu vào.}

^{C11 (100 pF): Cùng với các điện trở, tạo thành bộ lọc thông thấp để giảm nhiễu tần số cao.}

^{Tín hiệu cuối cùng được đưa vào các thiết bị đầu cuối nhận vi sai RXAFB / RXAN / RXA của chip.}

 

^{3. Chấm dứt và lọc dòng}

^{R13 và C10 (33 nF) được kết nối song song để tạo thành mạng đầu cuối đường dây, cung cấp khả năng kết hợp trở kháng phức tạp phù hợp với đặc tính đường dây 600Ω.}

^{C10 cũng hoạt động cùng với C11 để lọc nhiễu tần số cao hơn nữa.}

 

 

 

 

 

^{Tóm tắt các chức năng thành phần chính}

 

^{Máy biến áp (1:1): Là thành phần cách ly và ghép lõi, nó cung cấp khả năng cách ly điện (bảo vệ chip khỏi điện áp cao trên đường dây), thực hiện chuyển đổi cân bằng sang không cân bằng (chuyển đổi tín hiệu vi sai của chip thành tín hiệu một đầu trên đường dây điện thoại) và truyền tín hiệu AC một cách hiệu quả.}

 

^{Điện trở R11 và R12: Tạo thành mạng phân áp ở đường thu. Chức năng chính của chúng là thiết lập và suy giảm mức tín hiệu từ đường dây điện thoại, đảm bảo rằng biên độ tín hiệu gửi đến các chân nhận của chip (RXAFB/RXAN) vẫn nằm trong phạm vi thích hợp để tránh quá tải.}

 

^{Điện trở R13 và Tụ điện C10 (33 nF): mắc song song tạo thành mạng đầu cuối đường dây. R13 cung cấp trở kháng điện trở chính và kết hợp với C10, mô phỏng các đặc tính trở kháng đường dây phức tạp để đạt được trở kháng phù hợp với đường dây điện thoại 600Ω, nhờ đó giảm phản xạ tín hiệu. Ngoài ra, C10 còn góp phần lọc tần số cao.}

 

^{Tụ điện C11 (100 pF): Được đặt ở đầu vào thu, chức năng chính của nó là lọc nhiễu tần số cao. Cùng với các điện trở phía trước, nó tạo thành bộ lọc thông thấp, triệt tiêu hiệu quả nhiễu tần số cao trên đường dây và cải thiện chất lượng tín hiệu thu.}

 

^{Tụ tách C3 (100 nF): Được kết nối với chân phân cực VBIAS của chip. Chức năng chính của nó là cung cấp điện áp phân cực ổn định và sạch cho các mạch analog bên trong (đặc biệt là bộ khuếch đại thu), lọc nhiễu nguồn điện để đảm bảo hiệu suất analog tối ưu.}

 

^{Cân nhắc thiết kế}

^{1.Mạch bảo vệ không được hiển thị: Sơ đồ này là sơ đồ đơn giản hóa. Trong các ứng dụng thực tế, các mạch bảo vệ quá áp/quá dòng (chẳng hạn như ống xả khí, điốt TVS, điện trở nhiệt PTC, v.v.) phải được lắp thêm ở lối vào đường dây điện thoại.}

^{2.Impedance Match: Các giá trị của thông số R13, C10 và máy biến áp cần được tinh chỉnh theo trở kháng đường dây thực tế (thường là 600Ω) để giảm tổn thất phản hồi.}

^{3.Giảm nhiễu: Các giá trị của C10 và C11 xác định tần số cắt tần số cao và phải được tối ưu hóa cho môi trường nhiễu đường truyền cụ thể.}

^{4.Dung sai thành phần: Điện trở: ±5%, Tụ điện: ±20%. Nên sử dụng các loại thành phần ổn định để đảm bảo hiệu suất ổn định.}

 

^{Bản tóm tắt}

^{Mạch giao diện 2 dây này là mạch lai điển hình, đạt được những điều sau:}

^{Tách tín hiệu truyền và nhận}

^{Phối hợp trở kháng đường dây}

^{Cách ly điện và khử tiếng ồn}

 

^{Nó cho phép CMX867A thực hiện truyền dữ liệu song công hoàn toàn hoặc bán song công qua đường dây điện thoại hai dây tiêu chuẩn, đóng vai trò là cầu nối tương tự quan trọng giữa chip và đường dây vật lý. Trong các thiết kế thực tế, phải bổ sung thêm các mạch ngoại vi cần có bảo vệ đường dây và chứng nhận theo quy định dựa trên nền tảng này.}

 

 

VI. Mạch giao diện đường dây bốn dây

 

 

^{Đây là mạch giao diện đường dây bốn dây cho CMX867AD2, được thiết kế để kết nối chip với đường dây giao tiếp bốn dây 600Ω tiêu chuẩn. Hệ thống bốn dây thường được sử dụng trong truyền thông chuyên nghiệp hoặc truyền dẫn đường dài, được đặc trưng bởi sự phân tách vật lý hoàn toàn giữa các kênh truyền (Tx) và nhận (Rx), mỗi kênh sử dụng một cặp dây xoắn độc lập.}

 

^{Chức năng và tính năng của mạch}

^{Mạch này đóng vai trò là giao diện đầu cuối tương tự giữa chip và đường dây bốn dây. Các tính năng chính của nó bao gồm:}

 

^{Cách ly kênh: Đường truyền và đường nhận hoàn toàn độc lập, mỗi đường sử dụng biến áp 1:1, nhờ đó tránh được các thách thức lai và khử tiếng vang hiện diện trong hệ thống hai dây.}

 

^{Ghép nối và cách ly tín hiệu: Hai máy biến áp tương ứng đạt được khả năng ghép nối để truyền và nhận tín hiệu và cung cấp cách ly điện.}

 

^{Kết hợp và lọc trở kháng: Cung cấp kết nối đầu cuối 600Ω độc lập và lọc nhiễu tần số cao cho từng đường dây (đường truyền và đường nhận).}

 

 

^{Cấu trúc mạch và đường dẫn tín hiệu}

^{1. Đường truyền (Cặp đường truyền độc lập)
Các đầu ra vi sai TXA/TXAN của chip được kết nối trực tiếp với phía sơ cấp của máy biến áp 1:1 phía truyền.}

^{Máy biến áp ghép tín hiệu với đường truyền độc lập, đạt được khả năng truyền tải cân bằng và cách ly DC.}

 

^{2. Đường dẫn nhận (Cặp đường nhận độc lập)
Tín hiệu từ đường thu độc lập trước tiên đi vào máy biến áp 1:1 phía thu.}

^{Sau khi được ghép nối bởi máy biến áp, tín hiệu đi vào mạng điều hòa thu:}

^{R11 và R12: Hình thành mạng phân áp để thiết lập mức tín hiệu thu và chống quá tải đầu vào ở chip.}

^{C11 (100 pF): Hoạt động như một tụ lọc tần số cao để giảm nhiễu trong kênh thu.}

^{Tín hiệu cuối cùng được đưa vào thiết bị đầu cuối nhận RXAFB / RXAN của chip.}

 

 

 

^{3. Kết hợp kết thúc dòng}

^{R10: Đóng vai trò là điện trở phối hợp đầu cuối cho đường truyền. Giá trị điện trở của nó phụ thuộc vào đặc tính của máy biến áp và yêu cầu trở kháng đường dây.}

^{R13: Đóng vai trò là điện trở kết nối đầu cuối cho đường nhận. Giá trị điện trở của nó cũng cần được xác định dựa trên trở kháng của máy biến áp và đường dây.}

 

^{Tài liệu lưu ý rằng các giá trị R10 và R13 phụ thuộc vào đặc tính của máy biến áp được chọn và phải được tính toán dựa trên thiết kế thực tế.}

 

 

^{4. Các thành phần khác}

^{C12 (33 nF): Được kết nối song song ở phía đường dây nhận để kết hợp trở kháng phụ hoặc bỏ qua tần số cao.}

^{C3 (100 nF): Cung cấp khả năng tách rời cho chân VBIAS của chip, ổn định điện áp phân cực của bộ khuếch đại thu.}

 

 

^{Chức năng thành phần chính}

^{Biến áp phát và biến áp nhận (cả 1:1): Mỗi biến áp độc lập cung cấp cách ly điện, truyền cân bằng và ghép tín hiệu cho tín hiệu truyền và nhận. Điều này tạo nền tảng để đạt được giao tiếp song công hoàn toàn cách ly cao trong hệ thống bốn dây.}

 

^{Điện trở R10 và R13: Đóng vai trò là điện trở kết nối đầu cuối tương ứng cho đường truyền và đường nhận. Vai trò chính của chúng là làm việc cùng với các máy biến áp để đạt được trở kháng phù hợp với đường dây 600Ω, giảm thiểu phản xạ tín hiệu ở mức độ lớn nhất.}

 

^{Điện trở R11 và R12: Hình thành mạng suy giảm tín hiệu thu dùng để điều chỉnh mức tín hiệu ghép từ đường nhận về phạm vi thích hợp cho các đầu vào đầu vào nhận của chip (RXAFB/RXAN).}

 

^{Tụ C11 (100 pF): Nằm ở đầu vào nhận của chip, chức năng chính của nó là lọc nhiễu tần số cao khỏi tín hiệu thu, từ đó cải thiện tỷ lệ tín hiệu trên nhiễu.}

 

^{Tụ điện C12 (33 nF): Được kết nối song song ở phía đường dây thu, chủ yếu được sử dụng để bỏ qua nhiễu tần số cao và cũng có thể tham gia vào mạng phối hợp trở kháng phụ.}

 

^{Tụ tách C3 (100 nF): Cung cấp khả năng tách điện áp phân cực (VBIAS) của các mạch analog bên trong chip (đặc biệt là bộ khuếch đại thu), đảm bảo ổn định nguồn điện và khử nhiễu.}

 

 

^{Cân nhắc thiết kế}

^{1. Lựa chọn máy biến áp: Giá trị của R10 và R13 phụ thuộc vào đặc tính của máy biến áp được chọn (chẳng hạn như tỷ số vòng dây, độ tự cảm rò rỉ, điện trở cuộn dây, v.v.). Chúng phải được xác định thông qua các tính toán toàn diện dựa trên bảng dữ liệu máy biến áp và trở kháng đường dây (600Ω).}

 

^{2.Cài đặt mức: Cấu hình mức tín hiệu cho đường truyền và nhận, cũng như giá trị của điện trở R11, có thể được thiết kế bằng cách tham khảo và áp dụng phương pháp được sử dụng cho mạch hai dây.}

 

^{3. Mạch bảo vệ: Sơ đồ là sơ đồ đơn giản hóa. Trong các ứng dụng thực tế, các mạch bảo vệ quá áp/quá dòng thích hợp phải được bổ sung tại các điểm vào của cả hai đường dây (đường truyền và đường nhận).}

 

^{4. Dung sai thành phần: Điện trở: dung sai ± 5%; tụ điện: dung sai ±20%, để đảm bảo hiệu suất ổn định.}

 

^{Bản tóm tắt}

^{Mạch giao diện bốn dây này cung cấp giải pháp tiêu chuẩn để kết nối CMX867A với đường dây bốn dây chuyên nghiệp. Ưu điểm cốt lõi của nó nằm ở sự cách ly vật lý của các kênh truyền và nhận, giúp tránh nhiễu tiếng vang, đơn giản hóa thiết kế và cho phép giao tiếp song công ổn định hơn và chất lượng cao hơn. Những cân nhắc thiết kế quan trọng là việc lựa chọn hai máy biến áp và tính toán các điện trở kết nối tương ứng của chúng (R10, R13). Mạch này đóng vai trò như một đầu cuối tương tự đáng tin cậy để liên lạc dữ liệu đường dài hoặc chuyên dụng.}

 

 

 

VII. Sơ đồ khối đường dẫn dữ liệu modem nhận

 

^{Luồng đường dẫn dữ liệu cốt lõi}

^{1.Nhập dữ liệu
Dữ liệu bắt nguồn từ đầu ra của bộ giải điều chế FSK hoặc DPSK.}

^{Chỉ chế độ DPSK: Dữ liệu đầu tiên đi qua bộ giải mã, được điều khiển bởi tín hiệu Bật.}

 

^{2.Bộ đệm dữ liệu và chuyển đổi nối tiếp song song
Dữ liệu vào Bộ đệm dữ liệu Rx (bộ đệm nhận dữ liệu).}

^{Mô-đun USART (Bộ thu/phát đồng bộ phổ quát/không đồng bộ) thực hiện chuyển đổi nối tiếp sang song song, được điều khiển bởi Đồng hồ tốc độ bit.}

^{USART xử lý các bit bắt đầu/dừng và thực hiện xác minh kiểm tra tính chẵn lẻ.}

 

^{3. Xuất dữ liệu tới vi điều khiển
Dữ liệu song song đã xử lý (7 bit) được ghi vào thanh ghi Dữ liệu Rx của giao diện C-BUS.}

^{Bộ vi điều khiển (µC) đọc dữ liệu từ thanh ghi này thông qua giao diện C-BUS.}

 

 

 

 

^{Cờ trạng thái chính và cơ chế điều khiển}

^{Cờ sẵn sàng dữ liệu 1.Rx
Điều kiện kích hoạt: Bất cứ khi nào một ký tự mới được lưu trữ trong Thanh ghi dữ liệu Rx.
Chức năng: Cờ Rx Data Ready trong Thanh ghi trạng thái được đặt thành 1, thông báo cho µC đọc dữ liệu mới.
Hoạt động bổ sung trong Chế độ bắt đầu-dừng: Cập nhật đồng thời cờ Chẵn lẻ Rx trong Thanh ghi trạng thái.}

 

^{2. Xử lý lỗi khung (Chế độ Start-Stop)}

^{Điều kiện lỗi: Nếu thiếu bit dừng (nghĩa là nhận được 0 thay vì 1).}

^{Quy trình xử lý:}

 

^{1. Ký tự vẫn được lưu trong Thanh ghi dữ liệu Rx và cờ Sẵn sàng dữ liệu được đặt.}

^{2. Trừ khi tùy chọn tràn V.14 được bật, bit Lỗi khung Rx trong Thanh ghi trạng thái cũng sẽ được đặt thành 1.}

^{3. USART sẽ đồng bộ lại ở lần chuyển tiếp 1→0 tiếp theo (bit dừng thành bit bắt đầu).}

^{4. Cờ Lỗi khung sẽ vẫn được đặt cho đến khi nhận được ký tự tiếp theo thành công.}

 

^{Trình phát hiện mẫu dữ liệu đặc biệt
Phần trên cùng của sơ đồ khối hiển thị bốn bộ dò được kết nối với các bit thanh ghi trạng thái (b9, b7, b8), được sử dụng để giám sát các mẫu cụ thể trong luồng dữ liệu nhận:}

 

^{Bộ dò 1.1010: Chỉ được sử dụng ở chế độ FSK để phát hiện các mẫu 1/0 xen kẽ.}

^{2.Máy dò 1 không bị xáo trộn liên tục: Phát hiện 1 giây liên tục, không bị xáo trộn.}

^{3.Máy dò bị xáo trộn liên tục 1: Phát hiện 1 giây liên tục, bị xáo trộn.}

^{4. Máy dò liên tục: Một máy dò tín hiệu liên tục chung.}

 

^{Đầu ra của các máy dò này có thể được sử dụng để chẩn đoán tình trạng đường truyền, chất lượng đồng bộ hóa hoặc tín hiệu cụ thể.}

 

^{Bản tóm tắt}

^{Cốt lõi của đường dẫn dữ liệu nhận này là kênh chuyển đổi nối tiếp sang song song do USART quản lý, được bổ sung bằng tính năng phát hiện lỗi toàn diện (kiểm tra tính chẵn lẻ, lỗi khung) và cơ chế báo cáo trạng thái. Thiết kế của nó đảm bảo truyền dữ liệu đáng tin cậy từ bộ giải điều chế đến bộ vi điều khiển, đồng thời cung cấp khả năng giám sát trạng thái liên kết chuyên sâu thông qua nhiều bộ dò, cho phép hệ thống xử lý linh hoạt các bất thường trong giao tiếp khác nhau.}

 

 

 

VIII. Sơ đồ khối của bộ phát hiện và bộ lọc âm kép có thể lập trình

 

 

^{Chức năng cốt lõi}

^{Phát hiện âm thanh kép có thể lập trình: Có khả năng phát hiện các cặp tín hiệu âm thanh gồm hai tần số cụ thể.}

^{Tính linh hoạt cao: Tần số phát hiện, mức và phạm vi dung sai đều có thể được đặt thông qua lập trình phần mềm, loại bỏ nhu cầu điều chỉnh phần cứng bên ngoài.}

 

 

^{Kiến trúc triển khai}

^{1.Phần lọc
Sử dụng giai đoạn lọc IIR bậc 4.}

^{Chức năng: Trích xuất các thành phần tần số mục tiêu từ tín hiệu đầu vào và triệt tiêu nhiễu ngoài băng tần.}

^{Tính năng: Bộ lọc IIR (Phản hồi xung vô hạn) thường cung cấp các đặc tính cuộn xuống dốc hơn cho cùng một thứ tự bộ lọc, tạo điều kiện phân tách tần số chính xác.}

 

^{2. Cơ chế phát hiện tần số
Nguyên tắc: Sử dụng phương pháp tính thời gian theo chu kỳ.}

^{Quá trình:}

 

^{1.Đo thời gian cần thiết để tín hiệu đầu vào hoàn thành số lượng lập trình (N) của toàn bộ chu kỳ.}

^{2.So sánh thời gian này với giới hạn thời gian trên và dưới có thể lập trình được.}

^{Quyết định: Nếu thời gian đo nằm trong cửa sổ thời gian đặt trước, tần số mục tiêu được coi là đã phát hiện.}

^{Ưu điểm: So với phép đo tần số trực tiếp, phương pháp này có thể hiệu quả hơn trong môi trường ồn ào và dễ thực hiện bằng kỹ thuật số hơn.}

 

^{Phương pháp cấu hình lập trình}

^{1.Trình tự lập trình
Một chuỗi gồm 27 từ 16 bit phải được ghi vào Thanh ghi lập trình thông qua C-BUS.}

^{Từ đầu tiên: Phải là 32769 (0x8001 thập lục phân), có thể dùng làm tiêu đề đồng bộ hóa hoặc cờ bắt đầu ghi.}

^{26 từ tiếp theo: Được sử dụng cho cấu hình tham số cụ thể, mỗi từ có phạm vi giá trị từ 0 đến 32767 (0x0000–0x7FFF).}

 

^{2. Nội dung thông số
26 từ 16 bit này dùng để định cấu hình:}

^{Các giá trị danh nghĩa của hai tần số được phát hiện.}

^{Ngưỡng phát hiện mức tương ứng với từng tần số.}

^{Cửa sổ dung sai phát hiện tần số (tức là giới hạn thời gian trên và dưới).}

^{Cũng có thể bao gồm các tham số nâng cao như thời lượng phát hiện và hệ số lọc.}

 

 

 

^{Tóm tắt và ứng dụng}

^{Bộ dò âm thanh kép có thể lập trình này là một công cụ nhận dạng tín hiệu âm thanh được xác định bằng phần mềm được tích hợp cao. Giá trị cốt lõi của nó nằm ở:}

^{Tích hợp cao: Nhúng cả bộ lọc và logic phát hiện vào bên trong, giảm nhu cầu về các thành phần bên ngoài.}

^{Tính linh hoạt mạnh mẽ: Có thể được điều chỉnh thông qua cấu hình phần mềm để tuân thủ các tiêu chuẩn tín hiệu của các quốc gia khác nhau, tần số DTMF khác nhau hoặc tín hiệu âm thanh do người dùng xác định.}

^{Triển khai kỹ thuật số: Sử dụng tính năng lọc kỹ thuật số và so sánh thời gian, đảm bảo hiệu suất ổn định không bị ảnh hưởng bởi các biến thể thành phần tương tự.}

 

^{Nó rất phù hợp cho các hệ thống liên lạc nhúng yêu cầu phát hiện âm báo tiến trình cuộc gọi, quay số DTMF, tín hiệu điều khiển từ xa và các ứng dụng tương tự.}

 

 

 

^{IX. Sơ đồ thời gian giao diện C-BUS}

 

 

^{Tín hiệu truyền thông và luồng cơ bản}

^{CSN (Chip Select): Hoạt động ở mức thấp, bắt đầu giao dịch liên lạc.}

^{SERIAL CLOCK (Đồng hồ nối tiếp): Được cung cấp bởi µC, dùng để đồng bộ hóa việc truyền bit dữ liệu.}

^{DỮ LIỆU LỆNH (Dữ liệu lệnh): Lệnh hoặc dữ liệu được gửi từ µC đến chip, được lấy mẫu bởi chip ở cạnh lên của đồng hồ.}

^{REPLY DATA (Dữ liệu trả lời): Trạng thái hoặc dữ liệu được trả về từ chip đến µC, được lấy mẫu bởi µC trên cạnh lên của đồng hồ.}

 

Phân tích thông số cốt lõi

 

^{Thông số thời gian này xác định các yêu cầu về thời gian quan trọng cho giao tiếp nối tiếp đồng bộ giữa chip và bộ vi điều khiển bên ngoài (µC), đảm bảo truyền lệnh và dữ liệu đáng tin cậy. Tất cả thời gian đều là yêu cầu tối thiểu, với đơn vị tính bằng nano giây (ns).}

 

^{1. Thời gian truyền dữ liệu lệnh (từ µC đến Chip)}

^{µC phải kiểm soát c}