CMX867AD2 ให้คําตอบชั้นฟิสิกัลที่ยืดหยุ่นสําหรับการสื่อสารอุตสาหกรรม
27 พฤศจิกายน 2568 — ในสาขาที่สำคัญ เช่น การควบคุมทางอุตสาหกรรม การวัดพลังงาน และการตรวจสอบระยะไกล ความน่าเชื่อถือและความสามารถในการปรับตัวด้านสิ่งแวดล้อมของระบบสื่อสารได้กลายเป็นองค์ประกอบสำคัญของความสามารถในการแข่งขันของอุปกรณ์ ชิปโมเด็มหลายโหมด CMX867AD2 ซึ่งมีสถาปัตยกรรมสัญญาณผสมแบบบูรณาการอย่างล้ำลึกและความสามารถในการตั้งโปรแกรมที่แข็งแกร่ง มอบโซลูชันชิปตัวเดียวที่มีการบูรณาการสูงเพื่อจัดการกับสภาพแวดล้อมแม่เหล็กไฟฟ้าที่ซับซ้อนและข้อกำหนดโปรโตคอลที่หลากหลาย ซึ่งกลายเป็นตัวเลือกในอุดมคติสำหรับการเชื่อมต่อด้านขอบอัจฉริยะในสภาพแวดล้อมทางอุตสาหกรรม
I. ภาพรวมชิป: เครื่องมือสื่อสารอุตสาหกรรมแบบครบวงจร
CMX867AD2 เป็นมากกว่าโมเด็ม แต่เป็น "ระบบย่อยการสื่อสารบนชิป" ที่ผสานรวมอย่างลงตัว โดยผสมผสานส่วนหน้าแบบอะนาล็อกประสิทธิภาพสูง แกนโมเด็มดิจิทัลที่กำหนดค่าได้ ตรรกะการประมวลผลโปรโตคอล และอินเทอร์เฟซระบบที่หลากหลายภายในแพ็คเกจขนาดกะทัดรัดเดียว ชิปได้รับการออกแบบมาเพื่อรองรับเลเยอร์กายภาพทั้งหมดและส่วนหนึ่งของฟังก์ชันการทำงานของดาต้าลิงค์เลเยอร์ระหว่างอุปกรณ์อุตสาหกรรมและสื่อแบบมีสายต่างๆ (เช่น สายคู่ตีเกลียว สายไฟ หรือสายเฉพาะ) ซึ่งช่วยลดภาระการประมวลผลบนโฮสต์คอนโทรลเลอร์และการใช้พลังงานโดยรวมของระบบได้อย่างมาก
การวิเคราะห์เทคโนโลยีหลัก:สถาปัตยกรรมหลายโหมดที่ยืดหยุ่นและกำหนดค่าได้
ข้อได้เปรียบหลักของ CMX867AD2 อยู่ที่เส้นทางการประมวลผลสัญญาณที่กำหนดโดยซอฟต์แวร์ ซึ่งสามารถกำหนดค่าให้รองรับข้อกำหนดด้านการสื่อสารในสถานการณ์อุตสาหกรรมต่างๆ ได้
1.การปรับแบบอะแดปทีฟและการประมวลผลสัญญาณ:
ชิปรวมเอากลไกการมอดูเลตที่ตั้งโปรแกรมได้ซึ่งสนับสนุนรูปแบบตั้งแต่ FSK แบบคลาสสิก (Frequency Shift Keying) ไปจนถึงวิธีการมอดูเลชั่นดิจิทัลที่มีประสิทธิภาพมากขึ้น ผู้ใช้สามารถปรับการเลือกให้เหมาะสมตามระยะการส่งข้อมูล อัตราข้อมูล และข้อกำหนดการป้องกันเสียงรบกวน
โดยผสานรวมชุดกรองดิจิทัลที่ตั้งโปรแกรมได้ประสิทธิภาพสูงและอีควอไลเซอร์แบบปรับได้ พารามิเตอร์ตัวกรอง (เช่น ความถี่กลาง แบนด์วิธ และค่าสัมประสิทธิ์การหมุน) สามารถปรับเปลี่ยนได้ผ่านซอฟต์แวร์เพื่อให้ตรงกับลักษณะของช่องสัญญาณอย่างเหมาะสมที่สุด และลดการรบกวนในย่านความถี่เฉพาะ ซึ่งเป็นสิ่งสำคัญสำหรับการทำงานในสภาพแวดล้อมอุตสาหกรรมที่เต็มไปด้วยสัญญาณรบกวนของอินเวอร์เตอร์และรีเลย์
ประกอบด้วยวงจรตัวบ่งชี้ความแรงของสัญญาณที่ได้รับ (RSSI) และวงจร Carrier Detect (CD) ที่แม่นยำ ให้การตรวจสอบคุณภาพลิงก์แบบเรียลไทม์ และช่วยให้สามารถตัดสินใจเข้าสู่โหมดสลีป/ปลุกอย่างชาญฉลาดสำหรับซอฟต์แวร์ชั้นบน
2. การประมวลผลแบบใช้โปรโตคอลแบบมัลติฟังก์ชั่น:
นอกเหนือจากการปรับเลเยอร์ทางกายภาพและดีโมดูเลชั่นแล้ว ชิปยังรวมตัวเข้ารหัส/ตัวถอดรหัส Forward Error Correction (FEC) ที่เร่งด้วยฮาร์ดแวร์ และยูนิต Cyclic Redundancy Check (CRC) ซึ่งสามารถปรับปรุงความน่าเชื่อถือในการส่งเฟรมข้อมูลในระดับฮาร์ดแวร์ได้อย่างมาก และลดภาระบน CPU ของโฮสต์
มีฟังก์ชันเสริมลิงก์เลเยอร์ที่กำหนดค่าได้ เช่น การตอบรับอัตโนมัติและการส่งสัญญาณเฟรมไทม์เอาต์ใหม่ ทำให้การออกแบบซอฟต์แวร์โฮสต์ง่ายขึ้น และปรับปรุงประสิทธิภาพการตอบสนองของระบบแบบเรียลไทม์
ครั้งที่สอง แผนภาพวงจรภายนอกที่แนะนำสำหรับการใช้งานทั่วไป
โมดูลการทำงานหลักและคำอธิบายพิน
1. วงจรนาฬิกา (XTAL/CLOCK)
พิน: XTALN, X1 (พิน 1, 2)
ส่วนประกอบภายนอก:
คริสตัล X1: 11.0592MHz หรือ 12.288MHz
โหลดตัวเก็บประจุ C1, C2: 22pF
คำอธิบาย: จัดเตรียมนาฬิกาหลักของระบบ C1 และ C2 ใช้เพื่อรักษาเสถียรภาพการสั่นของคริสตัล
2. วงจรกำลังและอคติ
VDD: แหล่งจ่ายไฟบวก (พิน 7, 11 ฯลฯ)
VSS: กราวด์ (หลายพิน)
VBIAS: แรงดันไบแอส (ต้องแยกส่วนผ่าน C3)
ตัวเก็บประจุแบบแยกส่วน:
C3, C4: 100nF (วางไว้ใกล้กับ VDD/VBIAS)
C5: 10µF (ความจุมากขึ้นสำหรับการแยกความถี่ต่ำ)
3. ช่องรับสัญญาณ (RX Line Interface)
พิน: RXAFB, RXAN, RXA (พิน 8–10)
ฟังก์ชั่น: รับสัญญาณภายนอก จำเป็นต้องมีการจัดวางอย่างระมัดระวังเพื่อหลีกเลี่ยงการรบกวนในแถบความถี่
![]()
4. ช่องสัญญาณส่ง (อินเทอร์เฟซ Line TX)
พิน: TXA, TXAN (พิน 17–18)
ฟังก์ชั่น: ส่งสัญญาณมอดูเลต
5. การควบคุมและการเชื่อมต่อข้อมูล (C-BUS)
หมุด: CSN, ข้อมูลคำสั่ง, นาฬิกาอนุกรม, ข้อมูลตอบกลับ, IRQN
ประเภทอินเทอร์เฟซ: บัสควบคุมแบบอนุกรมที่ใช้สำหรับการสื่อสารกับไมโครคอนโทรลเลอร์ (µC)
จุดการออกแบบที่สำคัญ
1. การแยกกำลังและกราวด์
VDD และ VBIAS จะต้องแยกจากกันโดยใช้ C3, C4 และ C5
ระนาบกราวด์ VSS: ขอแนะนำให้สร้างระนาบกราวด์ใต้ชิปเพื่อให้แน่ใจว่ามีการต่อกราวด์ที่มีความต้านทานต่ำ โดยเฉพาะอย่างยิ่งสำหรับ:
ระหว่างหมุด VSS
การเชื่อมต่อกราวด์ของตัวเก็บประจุแบบแยกส่วน
การเชื่อมต่อกราวด์ของตัวเก็บประจุโหลดคริสตัล (C1, C2)
2. การออกแบบคริสตัลออสซิลเลเตอร์
ความกว้างของสัญญาณ: ระดับไดรฟ์ควรอยู่ที่ ≥ 40% ของ VDD (พีคถึงพีค)
ไม่แนะนำให้ใช้คริสตัลส้อมเสียงเนื่องจากความสามารถในการขับเคลื่อนโดยทั่วไปไม่เพียงพอ
ขอแนะนำให้ปรึกษาซัพพลายเออร์คริสตัลเพื่อขอรับการสนับสนุนการออกแบบวงจรออสซิลเลเตอร์ที่เหมาะสม
3. รับการป้องกันเส้นทาง
ชิปสามารถตรวจจับสัญญาณแอมพลิจูดขนาดเล็กได้ ดังนั้นเส้นทางการรับจะต้องหลีกเลี่ยงการรบกวนในแบนด์
ขอแนะนำให้แยกสายรับระหว่างเค้าโครงเพื่อป้องกันสัญญาณรบกวน
ข้อกำหนดด้านความแม่นยำของส่วนประกอบ
ตัวต้านทาน: ± 5%
ตัวเก็บประจุ: ± 20% (เว้นแต่จะระบุไว้เป็นอย่างอื่น)
สรุป
แผนภาพการใช้งานทั่วไปนี้ให้การกำหนดค่าระบบขั้นต่ำสำหรับ CMX867A ซึ่งรวมถึง:
แหล่งสัญญาณนาฬิกา (คริสตัล + ตัวเก็บประจุโหลด)
เครือข่ายการกรองพลังงาน
อินเตอร์เฟซสายส่ง/รับ
อินเตอร์เฟซบัสควบคุม
คำแนะนำเค้าโครงและการต่อสายดิน (โดยเฉพาะเกี่ยวกับระนาบกราวด์และตำแหน่งการแยกส่วน)
คำแนะนำในการออกแบบเหล่านี้มีจุดมุ่งหมายเพื่อให้แน่ใจว่าการทำงานของชิปมีความเสถียร โดยเฉพาะอย่างยิ่งในการรับสัญญาณความไวสูงและสถานการณ์การประมวลผลสัญญาณขนาดเล็ก
ที่สาม การแปลแผนภาพบล็อกการทำงาน
ส่วนการควบคุมและการเชื่อมต่อข้อมูล
โมดูล:
อินเทอร์เฟซแบบอนุกรม C-BUS
Tx / Rx การลงทะเบียนข้อมูล & USART
เครื่องตรวจจับแหวน
คำอธิบายการทำงาน:
C-BUS เป็นบัสควบคุมแบบอนุกรมที่ใช้สำหรับการสื่อสารกับไมโครคอนโทรลเลอร์ภายนอก ประกอบด้วยสัญญาณต่อไปนี้:
CSN (เลือกชิป)
นาฬิกาอนุกรม (นาฬิกาอนุกรม)
ข้อมูลคำสั่ง (ข้อมูลคำสั่ง)
ตอบกลับข้อมูล (ตอบกลับข้อมูล)
IRQN (คำขอขัดจังหวะ)
เครื่องบันทึกข้อมูลและ USART มีหน้าที่รับผิดชอบในการบัฟเฟอร์และการแปลงแบบอนุกรมระหว่างการส่งและรับข้อมูล
เครื่องตรวจจับวงแหวนใช้เพื่อตรวจจับสัญญาณวงแหวนบนสายและส่งออกไปยัง RDRVN
ประเด็นสำคัญในวงจรการใช้งานทั่วไป
1.นาฬิกา: ต้องใช้คริสตัลออสซิลเลเตอร์ 11.0592 MHz หรือ 12.288 MHz พร้อมตัวเก็บประจุโหลด 22 pF
2. แหล่งจ่ายไฟ: VDD และแรงดันไบแอส VBIAS จะต้องแยกออกจากกันโดยใช้ตัวเก็บประจุ 100 nF และ 10 μF ที่วางใกล้กับชิปมากที่สุด
3.การต่อสายดิน: แนะนำให้ใช้ระนาบกราวด์ใต้ชิป เพื่อให้มั่นใจว่ามีความต้านทานน้อยที่สุดสำหรับพิน VSS ทั้งหมดและการเชื่อมต่อกราวด์ของตัวเก็บประจุแบบแยกส่วน
4.อินเทอร์เฟซตัวรับส่งสัญญาณ: RXA/TXA เป็นพอร์ตสัญญาณอะนาล็อก; เค้าโครงจะต้องป้องกันการรบกวน
5.บัสควบคุม: การสื่อสารกับไมโครคอนโทรลเลอร์ภายนอกทำได้ผ่าน CSN, นาฬิกา และสายข้อมูล (C-BUS)
6.การเลือกคริสตัล: ระดับไดรฟ์จะต้องเป็น ≥ 40% ของ VDD; ไม่แนะนำให้ใช้คริสตัลส้อมเสียง
![]()
แกนหลักของแผนภาพบล็อกการทำงานภายใน
ขั้นตอนการทำงานภายในของชิปสามารถแบ่งออกเป็นสามขั้นตอนหลัก:
1.การควบคุมและการโต้ตอบข้อมูล (ส่วนซ้าย):
การสื่อสารกับไมโครคอนโทรลเลอร์ถูกสร้างขึ้นผ่านอินเทอร์เฟซอนุกรม C-BUS ซึ่งจัดการการส่งข้อมูล การรับ และการตรวจจับวงแหวน
2.Modem Core (ส่วนกลาง):
รองรับรูปแบบการปรับหลายรูปแบบ เช่น FSK, QAM และ DPSK รวมถึงฟังก์ชันการตรวจจับสัญญาณรบกวน ถอดรหัสสัญญาณ และพลังงานสัญญาณ
3.การประมวลผลสัญญาณอนาล็อก (ส่วนขวา):
ประกอบด้วยการกรอง การทำให้เท่าเทียมกัน และการควบคุมการรับส่งข้อมูล ผสานรวมการสร้างและการตรวจจับ DTMF และมอบฟังก์ชันการทดสอบลูปแบ็คแบบอะนาล็อก
ภาพรวมกระบวนการหลัก
การส่งผ่าน: ข้อมูลที่ป้อนผ่าน C-BUS → การมอดูเลต → การกรอง/การปรับค่าเกน → เอาต์พุตส่วนต่างจาก TXA/TXAN
การรับ: สัญญาณเข้าจาก RXA → การควบคุมการขยาย/เกน → การกรอง/การปรับสมดุล → ดีโมดูเลชัน → การอ่านข้อมูลผ่าน C-BUS
คุณสมบัติหลัก: รองรับการประมวลผล DTMF การตรวจจับวงแหวน และการตรวจสอบพลังงานตลอดกระบวนการ และรวมถึงการทดสอบตัวเองผ่านฟังก์ชันลูปแบ็ค
สรุป
ชิปนี้รวมโมเด็ม อินเทอร์เฟซสายโทรศัพท์ และลอจิกควบคุมไว้ในหน่วยเดียว เมื่อใช้ร่วมกับวงจรต่อพ่วงแบบธรรมดา ก็สามารถสร้างเทอร์มินัลการสื่อสารที่สมบูรณ์ซึ่งเหมาะสำหรับการใช้งานแบบฝังที่ต้องการการส่งข้อมูลที่เชื่อถือได้
IV. วงจรอินเทอร์เฟซของเครื่องตรวจจับสัญญาณวงแหวนและไดอะแกรมกำหนดเวลา
ฟังก์ชั่นวงจร
วงจรนี้ทำหน้าที่เป็นอินเทอร์เฟซการตรวจจับวงแหวนภายนอกของชิป โดยจะแปลงสัญญาณวงแหวน AC แรงดันสูง (โดยทั่วไปคือ 40-90 Vrms) บนสายโทรศัพท์ให้เป็นสัญญาณระดับดิจิทัลที่ชิปรู้จักได้ และป้อนเข้าสู่โมดูลตัวตรวจจับวงแหวนภายในผ่านพิน RT
โครงสร้างวงจรและการไหลของสัญญาณ
1.การป้องกันและการแก้ไขอินพุต (ส่วนด้านซ้าย):
D1‑D4 (1N4004) สร้างบริดจ์เรกติไฟเออร์ โดยแปลงสัญญาณวงแหวน AC ให้เป็นสัญญาณ DC แบบพัลซิ่งทิศทางเดียว
R20‑R22 (แต่ละตัว 470 kΩ) และ R23 (ปรับได้ แนะนำเป็น 68 kΩ ในแผนภาพ) ประกอบด้วยเครือข่ายตัวแบ่งแรงดันไฟฟ้าแรงสูง ซึ่งจะลดสัญญาณแรงดันไฟฟ้าสูงที่แก้ไขแล้วให้เป็นช่วงอินพุตที่ปลอดภัยสำหรับชิป
2. การกรองและการปรับสภาพสัญญาณ (ส่วนตรงกลาง):
C20, C21 (0.1 µF) และ C22 (0.33 µF) สร้างเครือข่ายตัวกรองความถี่ต่ำผ่าน RC ซึ่งใช้เพื่อทำให้สัญญาณพัลส์ติ้งที่แก้ไขแล้วราบรื่นและลดการรบกวนความถี่สูง
สัญญาณที่กรองแล้ว (มีป้ายกำกับเป็น X ในแผนภาพ) จะถูกป้อนเข้าไปในพิน RT ของชิป
3.การตรวจจับภายใน (ส่วนขวา):
พิน RT เชื่อมต่อภายในกับ Schmitt Trigger โดยมีแรงดันไฟฟ้าเกณฑ์ระดับสูงแสดงเป็น Vthi
เมื่อแรงดันไฟฟ้าของสัญญาณ X เกิน Vthi ทริกเกอร์จะส่งเอาต์พุตระดับสูง และบิตที่ 14 (การตรวจจับวงแหวน) ของการลงทะเบียนสถานะภายในของชิปจะถูกตั้งค่า ซึ่งบ่งชี้การตรวจจับสัญญาณวงแหวนที่ถูกต้อง
ไมโครคอนโทรลเลอร์สามารถอ่านสถานะนี้ได้ผ่านทาง C-BUS หรือกำหนดค่าให้ทริกเกอร์การขัดจังหวะ (IRQN)
![]()
พารามิเตอร์การออกแบบหลักและการคำนวณ
การรับประกันเกณฑ์การตรวจจับ:
เอกสารนี้ให้ตัวอย่างการออกแบบ: เมื่อ R20=R21=R22=470 kΩ และ R23=68 kΩ วงจรจะรับประกันการตรวจจับสัญญาณวงแหวนที่ 40 Vrms หรือสูงกว่าตลอดช่วง VDD ที่ 3–5 V
การวิเคราะห์หลักการ:
แรงดันไฟสูงสุดหลังการแก้ไขคือVpeak=40 Vrms×2µ56.6 V.
หลังจากการลดทอนโดยเครือข่ายตัวแบ่งแรงดันไฟฟ้า แรงดันไฟฟ้าอินพุตที่ขา RT จะต้องเกินค่า Vthi ของทริกเกอร์ Schmitt ภายใน การปรับ R23 ช่วยให้สามารถปรับอัตราส่วนการแบ่งแรงดันไฟฟ้าเพื่อปรับให้เข้ากับ Vthi ที่แตกต่างกัน (ซึ่งขึ้นอยู่กับ VDD) และเกณฑ์แรงดันไฟฟ้าวงแหวน
ข้อกำหนดความคลาดเคลื่อนของส่วนประกอบ:
ตัวต้านทาน: ± 5%
ตัวเก็บประจุ: ±20%
สรุป
วงจรอินเทอร์เฟซนี้ทำหน้าที่เป็นฟรอนต์เอนด์อะนาล็อกแรงดันสูงและมีอิมพีแดนซ์สูงพร้อมวงจรเรียงกระแสและการกรอง หน้าที่หลักของมันคือ:
การแยกอย่างปลอดภัย: ใช้ตัวแบ่งแรงดันไฟฟ้าความต้านทานสูงเพื่อลดสัญญาณวงแหวนไฟฟ้าแรงสูงให้อยู่ในระดับที่ชิปยอมรับได้อย่างปลอดภัย (โดยทั่วไปคือ < VDD)
การปรับสภาพสัญญาณ: การแก้ไขและการกรองจะแปลงสัญญาณวงแหวน AC ให้เป็นพัลส์ DC ที่ค่อนข้างราบรื่น ช่วยให้การตรวจจับแบบดิจิตอลสะดวกขึ้น
การตรวจจับที่เชื่อถือได้: ใช้ประโยชน์จากคุณลักษณะฮิสเทรีซิสของทริกเกอร์ Schmitt เพื่อเพิ่มภูมิคุ้มกันทางเสียง และป้องกันการทริกเกอร์ที่ผิดพลาดซึ่งเกิดจากเสียงรบกวนหรือความผันผวนของแรงดันไฟฟ้า
การออกแบบนี้แสดงถึงโซลูชันทั่วไปสำหรับการเชื่อมต่อสายโทรศัพท์แบบเดิมกับชิป CMOS พลังงานต่ำ ช่วยให้มั่นใจในการตรวจจับวงแหวนที่เชื่อถือได้ ความปลอดภัย และความสามารถในการปรับให้เข้ากับช่วงแรงดันไฟฟ้าในการทำงานที่กว้าง
V. วงจรเชื่อมต่อสายโทรศัพท์แบบสองสาย
นี่คือวงจรอินเทอร์เฟซสายโทรศัพท์แบบสองสายสำหรับ CMX867AD2 ซึ่งได้รับการออกแบบมาเพื่อจับคู่และจับคู่สัญญาณตัวรับส่งสัญญาณแอนะล็อกของชิปกับสายโทรศัพท์แบบสองสายมาตรฐาน 600Ω
ฟังก์ชั่นวงจร
วงจรนี้ทำหน้าที่เป็นอินเทอร์เฟซส่วนหน้าแบบอะนาล็อกระหว่างชิปและสายโทรศัพท์ โดยใช้งานเป็นหลัก:
1.Transmit Signal Coupling: ส่งสัญญาณมอดูเลต (TX) จากชิปไปยังสายโทรศัพท์
2.รับสัญญาณแยก: แยกสัญญาณที่ส่งโดยอีกฝ่าย (RX) จากสายโทรศัพท์และป้อนเข้าไปในชิป
3.การจับคู่อิมพีแดนซ์และการกรอง: จับคู่อิมพีแดนซ์ของฝั่งชิปกับสายโทรศัพท์600Ω และกรองสัญญาณรบกวนความถี่สูง
4.การแยก DC: บล็อกแรงดันไฟฟ้า DC บนสายผ่านตัวเก็บประจุ อนุญาตให้เฉพาะสัญญาณ AC เท่านั้นที่จะผ่าน
องค์ประกอบของวงจรและเส้นทางสัญญาณ
1.เส้นทางการส่งสัญญาณ (TX → Line)
เอาต์พุตส่วนต่างของชิป TXA/TXAN เชื่อมต่อโดยตรงกับด้านหลักของหม้อแปลง 1:1
หม้อแปลงไฟฟ้าบรรลุ:
การเชื่อมต่อสัญญาณ: ถ่ายโอนสัญญาณไปยังสายโทรศัพท์
การแยกไฟฟ้า: แยกศักย์ไฟฟ้ากระแสตรงระหว่างชิปและสายโทรศัพท์
การแปลงแบบสมดุลถึงไม่สมดุล: แปลงสัญญาณส่วนต่างให้เป็นสัญญาณปลายเดียวบนเส้น
2.เส้นทางการรับ (Line → RX)
สัญญาณสายโทรศัพท์เชื่อมต่อผ่านหม้อแปลงและเข้าสู่เครือข่ายรับ:
R11, R12: สร้างเครือข่ายตัวแบ่งแรงดันไฟฟ้าเพื่อตั้งค่าระดับสัญญาณรับสัญญาณและป้องกันอินพุตโอเวอร์โหลด
C11 (100 pF): เมื่อใช้ร่วมกับตัวต้านทาน จะประกอบเป็นตัวกรองความถี่ต่ำผ่านเพื่อลดสัญญาณรบกวนความถี่สูง
ในที่สุดสัญญาณจะถูกป้อนเข้าสู่เทอร์มินัลการรับส่วนต่างของชิป RXAFB / RXAN / RXA
3.การสิ้นสุดและการกรองบรรทัด
R13 และ C10 (33 nF) เชื่อมต่อแบบขนานเพื่อสร้างเครือข่ายปลายสาย ให้การจับคู่อิมพีแดนซ์ที่ซับซ้อนซึ่งสอดคล้องกับคุณลักษณะของสาย 600Ω
C10 ยังทำงานร่วมกับ C11 เพื่อกรองสัญญาณรบกวนความถี่สูงเพิ่มเติม
![]()
สรุปฟังก์ชันส่วนประกอบหลัก
หม้อแปลงไฟฟ้า (1:1): ในฐานะที่เป็นส่วนประกอบการเชื่อมต่อหลักและการแยกตัว หม้อแปลงไฟฟ้าจะให้การแยกทางไฟฟ้า (ปกป้องชิปจากแรงดันไฟฟ้าสูงบนสาย) ทำการแปลงแบบสมดุลไปเป็นแบบไม่สมดุล (แปลงสัญญาณดิฟเฟอเรนเชียลของชิปเป็นสัญญาณปลายเดียวบนสายโทรศัพท์) และส่งสัญญาณ AC ได้อย่างมีประสิทธิภาพ
ตัวต้านทาน R11 และ R12: สร้างเครือข่ายตัวแบ่งแรงดันไฟฟ้าในเส้นทางรับ หน้าที่หลักคือการตั้งค่าและลดระดับสัญญาณจากสายโทรศัพท์ เพื่อให้มั่นใจว่าแอมพลิจูดของสัญญาณที่ส่งไปยังพินรับของชิป (RXAFB/RXAN) ยังคงอยู่ในช่วงที่เหมาะสมเพื่อป้องกันการโอเวอร์โหลด
ตัวต้านทาน R13 และตัวเก็บประจุ C10 (33 nF): เชื่อมต่อแบบขนานเพื่อสร้างเครือข่ายปลายสาย R13 ให้อิมพีแดนซ์ความต้านทานหลัก และเมื่อใช้ร่วมกับ C10 จะจำลองคุณลักษณะอิมพีแดนซ์ของสายที่ซับซ้อนเพื่อให้บรรลุการจับคู่อิมพีแดนซ์กับสายโทรศัพท์ 600Ω ซึ่งช่วยลดการสะท้อนของสัญญาณ นอกจากนี้ C10 ยังมีส่วนช่วยในการกรองความถี่สูงอีกด้วย
ตัวเก็บประจุ C11 (100 pF): ตำแหน่งที่อินพุตรับ ฟังก์ชันหลักคือการกรองสัญญาณรบกวนความถี่สูง เมื่อใช้ร่วมกับตัวต้านทานส่วนหน้า จะสร้างตัวกรองความถี่ต่ำผ่าน ลดการรบกวนความถี่สูงในสายได้อย่างมีประสิทธิภาพ และปรับปรุงคุณภาพการรับสัญญาณ
ตัวเก็บประจุแบบแยกส่วน C3 (100 nF): เชื่อมต่อกับพินไบแอสของชิป VBIAS หน้าที่หลักของมันคือการให้แรงดันไบอัสที่เสถียรและสะอาดสำหรับวงจรอะนาล็อกภายใน (โดยเฉพาะเครื่องขยายสัญญาณรับสัญญาณ) โดยกรองสัญญาณรบกวนจากแหล่งจ่ายไฟเพื่อให้แน่ใจว่าประสิทธิภาพอนาล็อกดีที่สุด
ข้อควรพิจารณาในการออกแบบ
1.ไม่แสดงวงจรป้องกัน: แผนภาพนี้เป็นแผนผังแบบง่าย ในการใช้งานจริง จะต้องเพิ่มวงจรป้องกันแรงดันไฟฟ้าเกิน/กระแสเกิน (เช่น ท่อระบายก๊าซ, ไดโอด TVS, เทอร์มิสเตอร์ PTC ฯลฯ) ที่ทางเข้าสายโทรศัพท์
2. การจับคู่อิมพีแดนซ์: ค่าของพารามิเตอร์ R13, C10 และหม้อแปลงไฟฟ้าจำเป็นต้องได้รับการปรับอย่างละเอียดตามอิมพีแดนซ์ของสายจริง (โดยทั่วไปคือ 600Ω) เพื่อลดการสูญเสียผลตอบแทน
3.การลดเสียงรบกวน: ค่าของ C10 และ C11 จะกำหนดความถี่ตัดความถี่สูงและควรปรับให้เหมาะสมสำหรับสภาพแวดล้อมที่มีสัญญาณรบกวนในสายเฉพาะ
4.ความคลาดเคลื่อนของส่วนประกอบ: ตัวต้านทาน: ± 5%, ตัวเก็บประจุ: ± 20% แนะนำให้ใช้ประเภทส่วนประกอบที่มีความเสถียรเพื่อให้มั่นใจถึงประสิทธิภาพที่สม่ำเสมอ
สรุป
วงจรอินเทอร์เฟซแบบ 2 สายนี้เป็นวงจรไฮบริดทั่วไป ซึ่งมีดังต่อไปนี้:
การแยกสัญญาณส่งและรับสัญญาณ
การจับคู่อิมพีแดนซ์ของเส้น
การแยกไฟฟ้าและการลดเสียงรบกวน
ช่วยให้ CMX867A ทำการสื่อสารข้อมูลฟูลดูเพล็กซ์หรือฮาล์ฟดูเพล็กซ์ผ่านสายโทรศัพท์มาตรฐานแบบสองสาย ซึ่งทำหน้าที่เป็นสะพานเชื่อมอะนาล็อกที่สำคัญระหว่างชิปและสายทางกายภาพ ในการออกแบบเชิงปฏิบัติ จะต้องเพิ่มการป้องกันสายเพิ่มเติมและวงจรต่อพ่วงที่ต้องได้รับการรับรองตามกฎระเบียบโดยยึดตามพื้นฐานนี้
วี. วงจรอินเทอร์เฟซสี่สายสาย
นี่คือวงจรอินเทอร์เฟซสายสี่สายสำหรับ CMX867AD2 ซึ่งออกแบบมาเพื่อเชื่อมต่อชิปกับสายสื่อสารสี่สายมาตรฐาน600Ω โดยทั่วไประบบสี่สายจะใช้ในการสื่อสารระดับมืออาชีพหรือการส่งสัญญาณทางไกล โดยมีคุณลักษณะเฉพาะคือการแยกทางกายภาพอย่างสมบูรณ์ของช่องส่ง (Tx) และรับ (Rx) โดยแต่ละช่องใช้สายบิดเกลียวคู่ที่เป็นอิสระ
ฟังก์ชั่นและคุณสมบัติของวงจร
วงจรนี้ทำหน้าที่เป็นอินเทอร์เฟซส่วนหน้าแบบอะนาล็อกระหว่างชิปและสายสี่สาย คุณสมบัติหลักประกอบด้วย:
การแยกช่องสัญญาณ: เส้นทางการส่งและรับมีความเป็นอิสระอย่างสมบูรณ์ โดยแต่ละเส้นทางใช้หม้อแปลง 1:1 ดังนั้นจึงหลีกเลี่ยงความท้าทายในการยกเลิกไฮบริดและเสียงก้องที่มีอยู่ในระบบสองสาย
การเชื่อมต่อและการแยกสัญญาณ: หม้อแปลงทั้งสองตัวบรรลุการเชื่อมต่อสำหรับการส่งและรับสัญญาณตามลำดับและให้การแยกทางไฟฟ้า
การจับคู่อิมพีแดนซ์และการกรอง: ให้การจับคู่การสิ้นสุด 600Ω ที่เป็นอิสระและการกรองสัญญาณรบกวนความถี่สูงสำหรับแต่ละสาย (สายส่งและรับสาย)
โครงสร้างวงจรและเส้นทางสัญญาณ
1.เส้นทางการส่ง (คู่สายส่งอิสระ)
เอาต์พุตส่วนต่างของชิป TXA/TXAN เชื่อมต่อโดยตรงกับด้านหลักของหม้อแปลงด้านการส่ง 1:1
หม้อแปลงจะจับคู่สัญญาณกับสายส่งสัญญาณอิสระ ทำให้มีการส่งผ่านที่สมดุลและการแยก DC
2. เส้นทางรับ (คู่สายรับอิสระ)
สัญญาณจากสายรับอิสระจะเข้าสู่หม้อแปลงฝั่งรับ 1:1 ก่อน
หลังจากเชื่อมต่อด้วยหม้อแปลงแล้ว สัญญาณจะเข้าสู่เครือข่ายการรับการปรับสภาพ:
R11 และ R12: สร้างเครือข่ายตัวแบ่งแรงดันไฟฟ้าเพื่อตั้งค่าระดับสัญญาณรับสัญญาณและป้องกันอินพุตโอเวอร์โหลดที่ชิป
C11 (100 pF): ทำหน้าที่เป็นตัวเก็บประจุกรองความถี่สูงเพื่อลดสัญญาณรบกวนในช่องรับสัญญาณ
ในที่สุดสัญญาณจะถูกป้อนเข้าไปในเทอร์มินัลรับของชิป RXAFB / RXAN
![]()
3.การจับคู่การยุติบรรทัด
R10: ทำหน้าที่เป็นตัวต้านทานการจับคู่จุดสิ้นสุดสำหรับสายส่ง ค่าความต้านทานขึ้นอยู่กับลักษณะของหม้อแปลงและข้อกำหนดอิมพีแดนซ์ของสาย
R13: ทำหน้าที่เป็นตัวต้านทานการจับคู่จุดสิ้นสุดสำหรับสายรับ ค่าความต้านทานยังต้องถูกกำหนดโดยพิจารณาจากหม้อแปลงและอิมพีแดนซ์ของสาย
เอกสารตั้งข้อสังเกตว่าค่าของ R10 และ R13 ขึ้นอยู่กับลักษณะของหม้อแปลงที่เลือกและต้องคำนวณตามการออกแบบจริง
4.ส่วนประกอบอื่นๆ
C12 (33 nF): เชื่อมต่อแบบขนานที่ฝั่งสายรับสำหรับการจับคู่บายพาสความถี่สูงหรืออิมพีแดนซ์เสริม
C3 (100 nF): ให้การแยกส่วนสำหรับพิน VBIAS ของชิป เพื่อรักษาเสถียรภาพแรงดันไบแอสของตัวขยายสัญญาณรับ
ฟังก์ชั่นส่วนประกอบที่สำคัญ
หม

