Analyse approfondie des convertisseurs analogiques-numériques à haute précision ΔΣ

^{V. Description de la configuration de la broche de l'emballageLe 5 septembre 2025 Nouvelles Avec la demande croissante de mesures de précision dans les applications d'automatisation industrielle et d'IoT,les convertisseurs analogiques en numériques haute résolution sont devenus des composants essentiels de divers systèmes de détection. Le convertisseur analogique-numérique ADS1230IPWR à 24 bits ΔΣ, avec ses performances exceptionnelles en matière de bruit et ses caractéristiques de faible consommation, fournit des solutions fiables de conversion de signal pour la pesée de précision,Le dispositif prend en charge une large plage d'alimentation de 2,7 V à 5,3 V, intègre un amplificateur de gain programmable et un oscillateur interne,et atteint 23.5 bits efficaces à une vitesse de sortie de 10 SPS.}

^{1Performance de conversion de haute précision
L'ADS1230IPWR utilise une technologie de modulation ΔΣ avancée pour fournir une précision de code sans défaut de 24 bits.répondant aux exigences strictes des applications de pesage de précision et de mesure de pressionLe PGA à faible bruit intégré de l'appareil assure l'intégrité du signal lors de l'amplification de signal de petite taille.}

^{2.Conception intégrée
Cet ADC intègre un front-end de mesure complet, comprenant un amplificateur de gain programmable, un modulateur ΔΣ de deuxième ordre et un filtre numérique.L'oscillateur interne élimine le besoin de composants d'horloge externesL'appareil fournit également des fonctionnalités supplémentaires telles qu'un capteur de température et un mode d'arrêt de courant.}

^{3.Caractéristiques de faible consommation
Utilisant une architecture propriétaire basse consommation, il ne consomme que 1,3 mW typiquement à une tension d'alimentation de 5 V. Prend en charge plusieurs modes d'économie d'énergie, y compris les modes de veille et d'arrêt de courant,prolongation significative de la durée de fonctionnement dans les applications alimentées par batterie.}

^{Selon les données d'essai du fabricant, l'ADS1230IPWR démontre une excellente performance sonore dans des conditions de fonctionnement typiques.une tension d'alimentation analogique (AVDD) et une tension d'alimentation numérique (DVDD) à 5 V, tension de référence (REFP) à 5V et tension de référence négative (REFN) connectée à la terre analogique (AGND).}

^{Analyse des performances sonores
Figure 1: Performance du bruit au débit de données 10SPS}

^{Réglage du gain: PGA = 64}

^{Taux de sortie de données: 10SPS}

^{Performance sonore: les fluctuations du code de sortie restent à ±2 LSB}

^{Caractéristique: extrêmement stable en mode d'échantillonnage à basse vitesse, adapté aux applications de mesure de haute précision}

^{Figure 2: Performance du bruit au débit de données 80SPS}

^{Réglage du gain: PGA = 64}

^{Taux de sortie de données: 80SPS}

^{Performance sonore: la fluctuation du code de sortie est d'environ ±4 LSB}

^{Caractéristique: Maintient une bonne performance sonore même à des taux d'échantillonnage plus élevés, répondant aux exigences de mesure rapide}

^{Résumé des performances}

^{L'appareil présente d'excellentes caractéristiques de bruit au niveau du gain élevé de PGA = 64, que ce soit à des débits de données de 10 SPS ou 80 SPS.}

^{Le mode 10SPS démontre une performance sonore supérieure, ce qui le rend idéal pour les applications nécessitant des exigences de précision extrêmement élevées.}

^{Le mode 80SPS offre un bon équilibre entre vitesse et précision, adapté aux applications nécessitant des taux d'échantillonnage plus rapides.}

^{Les données d'essai confirment la fiabilité et la stabilité du dispositif dans les applications de mesure de précision.}

^{Ces caractéristiques rendent l'ADS1230IPWR particulièrement adapté aux applications nécessitant une conversion analogique en numérique de haute précision, telles que les balances électroniques, les capteurs de pression,et contrôle des processus industriels.}

^{1.Canal de traitement du signal}

^{Entrée différentielle: AINP/AINN se connectent directement aux signaux des capteurs}

^{Gain programmable: Options de gain 64/128x pour optimiser l'amplification du petit signal}

^{Conversion de haute précision: le modulateur ΔΣ réalise une conversion de code non manquant de 24 bits}

^{2- Référence et horloge}

^{Entrée de référence: le REFP/REFN prend en charge les sources de référence externes}

^{Système d'horloge: l'oscillateur intégré prend en charge les taux sélectifs 10/80SPS}

3.Conception de l'énergie

Énergie électrique indépendante: AVDD (analogique) et DVDD (numérique) avec entrées d'alimentation séparées

Séparation du sol: AGND et DGND avec mise à la terre indépendante pour réduire les interférences sonores

^{4.Avantages essentiels}

^{Intégration élevée: réduit les besoins en composants externes}

^{Conception à faible bruit: bruit < ± 2 LSB à PGA=64}

^{Fonctionnement à faible consommation: consommation d'énergie typique de 1,3 mW}

^{Configuration flexible: gain et débit de données programmables}

^{Cette architecture fournit une solution complète de front-end pour la mesure de précision, particulièrement adaptée aux applications de pesage et de détection de pression.}

^{Description de la structure du circuit}
 

^{L'ADS1230IPWR adopte une conception d'entrée de tension de référence différentielle, comprenant deux bornes d'entrée principales:}

Caractéristiques de conception de base

^{1.Entrée haute impédance:}

^{Les entrées de référence présentent une conception à haute impédance}

^{Minimise les effets de chargement sur la source de référence}

^{Assure la stabilité de la tension de référence}

^{2.Avantages de l'architecture différentielle:}

^{Supprime les interférences sonores en mode commun}

^{Améliore le rapport de rejet du bruit de la tension de référence}

^{Prend en charge les applications de référence flottantes}

^{3Exigences de découplage}

^{Un condensateur de découplage doit être configuré entre REFP et REFN.}

^{Recommandé: condensateur tantallique de 10 μF en parallèle avec un condensateur céramique de 100 nF}

^{Supprime efficacement le bruit de l'alimentation}

^{Caractéristiques de fonctionnement}

^{La différence de tension de référence (REFP - REFN) détermine l'échelle complète de l'ADC.}

^{Caractéristique d'impédance: impédance d'entrée typique > 1 MΩ}

^{Effets de la dérive de température: la dérive de température de la source de référence affecte directement la précision de conversion}

^{Pins de gestion de l'alimentation:}

^{Pin 1 (DVDD): borne positive de l'alimentation numérique. Plage de tension de fonctionnement: 2,7 à 5,3 V}

^{Pin 2 (DGND): mise à la terre numérique}

^{Pin 12 (AVDD): borne positive de l'alimentation analogique. Plage de tension de fonctionnement: 2,7 à 5,3 V}

^{Pin 11 (AGND): Le sol analogique}

^{Pins d'interface analogique:}

^{Pin 7 (AINP): Entrée de signal analogique sans inversion}

^{Pinceau 8 (AINN): entrée inversion du signal analogique}

^{Pin 10 (REFP): entrée positive de la tension de référence}

^{Pin 9 (REFN): entrée négative de la tension de référence}

^{Pins 5-6 (CAP): connexion du condensateur de découpling de référence}

^{Caractéristiques du colis}

^{Type: TSSOP-16, pour les véhicules à moteur électrique}

^{La hauteur de la broche: 0,65 mm.}

^{Les dimensions: 5,0 × 4,4 mm}

^{Plage de température: -40°C à +105°C}

^{Points clés de la conception}

^{Les sources d'alimentation analogiques/numériques nécessitent des sources d'alimentation indépendantes}

^{Les sources de référence devraient être conçues pour un faible bruit}

^{Il est recommandé de connecter en parallèle des condensateurs de découplage de 0,1 μF aux broches AVDD/DVDD.}

^{Les traces analogiques doivent être tenues à l'écart des chemins de signaux numériques}

^{Cette configuration fournit une solution d'interface complète pour les applications ADC de haute précision, particulièrement adaptée aux systèmes de pesage et aux applications de mesure par capteurs.}

^{Circuit de filtrage du condensateur de contournement}

^{Le dispositif construit un filtre à faible débit à l'aide d'un condensateur externe et d'une résistance interne:}

^{1.Composant externe: condensateur de dérivation de 0,1 μF (C_{Le titre})}

^{2Structure interne: résistance intégrée de 2 kΩ (R)_INT)}

^{3. Caractéristiques du filtre: forme un filtre à faible débit de premier ordre}

^{4Fréquence de coupure: calculée comme suit:}

^{5.fc=12πRINTCEXT≈796Hzfc =2πRINT CEXT 1 ≈796Hz}

^{6.Rôle fonctionnel: supprime efficacement le bruit à haute fréquence et améliore la qualité du signal analogique}

^{Architecture de l'amplificateur de gain programmable (PGA)}

^{Le PGA adopte une structure de conception entièrement différentielle:}

^{1.Méthode d'entrée: Prend en charge l'entrée de signal différentiel}

^{2.Configuration de gain: multiplicateur de gain sélectionné via des broches externes}

^{3Traitement des signaux: utilise la technologie de stabilisation des hélicoptères pour réduire la tension de décalage}

^{4Optimisation du bruit: réseau de filtrage intégré pour optimiser les performances du bruit}

^{Caractéristiques de fonctionnement}

^{Le filtre à faible débit supprime efficacement le bruit à haute fréquence ≥ 800 Hz}

^{Le PGA fournit un taux de rejet de mode commun élevé (CMRR)}

^{L'architecture globale améliore considérablement les performances sonores de la chaîne de signaux}

^{Convient pour les scénarios d'amplification de signal faible tels que les applications de cellules de charge}

^{Recommandations de conception}

^{Utiliser des condensateurs en céramique avec des caractéristiques de température stables}

^{Minimiser la longueur du condensateur}

^{Recommander des condensateurs diélectriques X7R ou X5R}

^{Placer les condensateurs le plus près possible des broches du dispositif pendant la mise en page}

^{Composition de la structure du circuit
Le système d'horloge adopte une architecture de conception en double mode, comprenant les principaux modules suivants:}

^{Ossillateur interne}

^{Fréquence de base: oscillateur RC de 76,8 kHz}

^{Activer le contrôle: activé/désactivé par signal EN}

^{Détection automatique: le module CLK_DETECT surveille le statut de l'horloge}

^{Interface d'horloge externe}

^{Pin d'entrée: CLKIN prend en charge l'entrée de l'horloge externe}

^{Compatibilité: compatible avec les sources d'horloge à ondes carrées ou sinusoïdes}

^{Exigences de niveau: compatibilité au niveau CMOS/TTL}

^{Commutateur de sélection}

^{Multiplexeur (MUX): le signal de commande S0 sélectionne le canal}

^{Logic de commutation: sélectionne la source d'horloge interne ou externe en fonction de la configuration}

^{Piste de sortie: Transmet l'horloge sélectionnée au convertisseur ADC}

Mode de fonctionnement

Méthode de configuration

Contrôlé par un registre de configuration dédié:

• ^{S0 Bit de commande: Sélectionne la source d'horloge (0 = interne, 1 = externe)}
• ^{EN Activation du bit: commande activée par l'oscillateur interne}
• ^{Détection d'état: CLK_DETECT fournit une surveillance de l'état de l'horloge}

^{Recommandations de conception}

• ^{Lorsque vous utilisez une horloge externe, il est recommandé d'ajouter un tampon}
• ^{Les traces d'horloge doivent être tenues à l'écart des chemins de signaux analogiques}
• ^{Un petit condensateur de couplage doit être ajouté à la broche CLKIN}
• ^{Pour des besoins de chronométrage précis, un oscillateur de cristal externe peut être utilisé}

^{Cette architecture d'horloge fournit une solution d'horloge flexible et stable pour l'ADC,répondant à la fois aux besoins de commodité des applications générales et aux exigences de synchronisation d'horloge externe des applications de haute précision.}

• ^{Pour les marchés publics ou pour plus d'informations sur les produits, veuillez contacter:86-0775-13434437778,}

^{Ou visitez le site officiel:Les modules doivent être conçus pour être utilisés par les utilisateurs.Pour plus de détails, consultez la page du produit ECER: [链接]}