Phân tích chuyên sâu về Bộ chuyển đổi tương tự sang số ΔΣ độ chính xác cao

^{V. Mô tả Cấu hình Chân Gói}

<sup>I. Các Tính năng Kỹ thuật Cốt lõi
1. Hiệu suất Chuyển đổi Độ chính xác cao</sup>

<sup>ADS1230IPWR sử dụng công nghệ điều chế ΔΣ tiên tiến để cung cấp độ chính xác 24-bit không thiếu mã. Ở tốc độ đầu ra dữ liệu 10SPS, nó đạt được 23.5 bit hiệu dụng của độ phân giải, đáp ứng các yêu cầu nghiêm ngặt của các ứng dụng cân chính xác và đo áp suất. PGA tiếng ồn thấp tích hợp của thiết bị đảm bảo tính toàn vẹn của tín hiệu trong quá trình khuếch đại tín hiệu nhỏ. 
2. Thiết kế Tích hợp</sup>

^{ADC này tích hợp một đầu vào đo lường hoàn chỉnh, bao gồm bộ khuếch đại độ lợi có thể lập trình, bộ điều chế ΔΣ bậc hai và bộ lọc kỹ thuật số. Bộ dao động bên trong loại bỏ sự cần thiết của các thành phần đồng hồ bên ngoài, giúp đơn giản hóa hơn nữa thiết kế hệ thống. Thiết bị cũng cung cấp các tính năng bổ sung như cảm biến nhiệt độ và chế độ tắt nguồn.3.
Đặc tính Tiêu thụ Điện năng Thấp}

^{II. Mô tả Đặc tính Tiêu biểu}

^{Theo dữ liệu thử nghiệm của nhà sản xuất, ADS1230IPWR thể hiện hiệu suất nhiễu tuyệt vời trong các điều kiện hoạt động điển hình. Các điều kiện thử nghiệm là: nhiệt độ môi trường +25°C, điện áp cung cấp tương tự (AVDD) và điện áp cung cấp kỹ thuật số (DVDD) đều ở 5V, điện áp tham chiếu (REFP) ở 5V và tham chiếu âm (REFN) được kết nối với mặt đất tương tự (AGND).
Phân tích Hiệu suất Nhiễu}

^{Hình 2: Hiệu suất Nhiễu ở Tốc độ Dữ liệu 80SPS}

^{Cài đặt Độ lợi: PGA = 64}

^{Tốc độ Đầu ra Dữ liệu: 10SPS}

^{Hiệu suất Nhiễu: Sự dao động mã đầu ra vẫn nằm trong ±2 LSB}

^{Tính năng: Độ ổn định cực cao ở chế độ lấy mẫu tốc độ thấp, phù hợp với các ứng dụng đo lường độ chính xác cao}

^{Hình 2: Hiệu suất Nhiễu ở Tốc độ Dữ liệu 80SPS}

^{Cài đặt Độ lợi: PGA = 64}

^{Tốc độ Đầu ra Dữ liệu: 80SPS}

^{Hiệu suất Nhiễu: Sự dao động mã đầu ra là khoảng ±4 LSB}

^{Tính năng: Duy trì hiệu suất nhiễu tốt ngay cả ở tốc độ lấy mẫu cao hơn, đáp ứng các yêu cầu đo lường nhanh chóng}

^{Tóm tắt Hiệu suất}

^{Thiết bị thể hiện các đặc tính nhiễu tuyệt vời ở cài đặt độ lợi cao của PGA=64, cho dù ở tốc độ dữ liệu 10SPS hay 80SPS.}

^{Chế độ 10SPS thể hiện hiệu suất nhiễu vượt trội, làm cho nó lý tưởng cho các ứng dụng có yêu cầu độ chính xác cực cao.}

^{Chế độ 80SPS cung cấp sự cân bằng tốt giữa tốc độ và độ chính xác, phù hợp với các ứng dụng yêu cầu tốc độ lấy mẫu nhanh hơn.}

^{Dữ liệu thử nghiệm xác nhận độ tin cậy và độ ổn định của thiết bị trong các ứng dụng đo lường chính xác.}

^{III. Phân tích Cốt lõi của Sơ đồ Khối Chức năng}

^{1. Kênh Xử lý Tín hiệu}

^{Đầu vào Vi sai: AINP/AINN kết nối trực tiếp với tín hiệu cảm biến}

^{Độ lợi có thể lập trình: Các tùy chọn độ lợi 64/128× để tối ưu hóa khuếch đại tín hiệu nhỏ}

^{Chuyển đổi Độ chính xác cao: Bộ điều chế ΔΣ đạt được chuyển đổi 24-bit không thiếu mã}

^{2. Tham chiếu và Đồng hồ}

^{Đầu vào Tham chiếu: REFP/REFN hỗ trợ các nguồn tham chiếu bên ngoài}

Hệ thống Đồng hồ: Bộ dao động tích hợp hỗ trợ tốc độ 10/80SPS có thể lựa chọn

3. Thiết kế Nguồn

Nguồn Cung cấp Độc lập: AVDD (Tương tự) và DVDD (Kỹ thuật số) với các đầu vào nguồn riêng biệt

^{Tách Mặt đất: AGND và DGND với nối đất độc lập để giảm nhiễu}

^{4. Ưu điểm Cốt lõi}

^{Tích hợp cao: Giảm yêu cầu về linh kiện bên ngoàiThiết kế Tiếng ồn Thấp: Tiếng ồn}

^{< ±2 LSB ở PGA=64}

^{Hoạt động Tiêu thụ Điện năng Thấp: Tiêu thụ điện năng điển hình là 1.3mW}

^{Cấu hình Linh hoạt: Độ lợi và tốc độ dữ liệu có thể lập trình}

^{IV. Phân tích Mạch Đầu vào Tham chiếu Đơn giản}
 

^{Mô tả Cấu trúc Mạch}

  Đầu vào điện áp âm tham chiếu

^{Các tính năng Thiết kế Cốt lõi}

^{1. Đầu vào Trở kháng Cao:}

^{Đầu vào tham chiếu có thiết kế trở kháng cao}

^{Giảm thiểu các hiệu ứng tải trên nguồn tham chiếu}

^{Đảm bảo độ ổn định điện áp tham chiếu}

^{2. Ưu điểm của Kiến trúc Vi sai:}

^{Ngăn chặn nhiễu chế độ chung}

^{Cải thiện tỷ lệ loại bỏ nhiễu điện áp tham chiếu}

^{Hỗ trợ các ứng dụng tham chiếu nổi}

^{3. Yêu cầu Khử ghép}

^{Phải cấu hình một tụ điện khử ghép giữa REFP và REFN}

^{Khuyến nghị: Tụ tantalum 10μF song song với tụ gốm 100nF}

^{4. Tối ưu hóa Tiếng ồn: Mạng lọc tích hợp để tối ưu hóa hiệu suất tiếng ồn}

^{Đặc tính Vận hành}

^{Dải Đầu vào: Sự khác biệt điện áp tham chiếu (REFP - REFN) xác định thang đo đầy đủ ADC}

^{Đặc tính Trở kháng: Trở kháng đầu vào điển hình >1MΩ}

^{V. Mô tả Cấu hình Chân Gói}

^{Chân Quản lý Nguồn:}

^{Chân 1 (DVDD): Đầu cuối dương nguồn kỹ thuật số. Dải điện áp hoạt động: 2.7-5.3V}

^{Chân 2 (DGND): Mặt đất kỹ thuật số}

^{Chân 12 (AVDD): Đầu cuối dương nguồn tương tự. Dải điện áp hoạt động: 2.7-5.3V}

^{Chân 11 (AGND): Mặt đất tương tự}

^{Chân Giao diện Tương tự:}

^{Chân 7 (AINP): Đầu vào không đảo tín hiệu tương tự}

^{Chân 8 (AINN): Đầu vào đảo tín hiệu tương tự}

^{Chân 10 (REFP): Đầu vào dương điện áp tham chiếu}

^{Chân 9 (REFN): Đầu vào âm điện áp tham chiếu}

^{Chân 5-6 (CAP): Kết nối tụ điện khử ghép tham chiếu}

^{Đặc tính Gói}

^{Loại: TSSOP-16}

^{Khoảng cách chân: 0.65mm}

^{Kích thước: 5.0×4.4mm}

^{Dải nhiệt độ: -40℃ đến +105℃}

^{Các Điểm Chính trong Thiết kế}

^{Nguồn cung cấp tương tự/kỹ thuật số yêu cầu các nguồn điện độc lập}

^{Nguồn tham chiếu nên áp dụng thiết kế tiếng ồn thấp}

^{Khuyến nghị kết nối song song các tụ điện khử ghép 0.1μF với các chân AVDD/DVDD}

^{Các đường mạch tương tự nên tránh xa các đường tín hiệu kỹ thuật số}

^{VI. Phân tích Sơ đồ Chức năng Đơn giản}

^{Mạch Lọc Tụ điện Bypass}

^{Thiết bị xây dựng một bộ lọc thông thấp bằng cách sử dụng một tụ điện bên ngoài và một điện trở bên trong:_{1. Linh kiện Bên ngoài: Tụ điện bypass 0.1μF (C}INT}

^{)_{2. Cấu trúc Bên trong: Điện trở 2kΩ tích hợp (R}INT}

⁾

^{3. Đặc tính Lọc: Tạo thành bộ lọc thông thấp bậc nhất}

^{4. Tần số Cắt: Được tính là}

^{5. fc=12πRINTCEXT≈796Hzfc​=2πRINT​CEXT​1​≈796Hz}

^{6. Vai trò Chức năng: Ngăn chặn hiệu quả nhiễu tần số cao và cải thiện chất lượng tín hiệu tương tự}

^{Kiến trúc Bộ khuếch đại Độ lợi có thể lập trình (PGA)}

^{PGA áp dụng cấu trúc thiết kế vi sai hoàn toàn:}

^{1. Phương pháp Đầu vào: Hỗ trợ đầu vào tín hiệu vi sai}

^{2. Cấu hình Độ lợi: Hệ số nhân độ lợi được chọn thông qua các chân bên ngoài}

^{3. Xử lý Tín hiệu: Sử dụng công nghệ ổn định bộ băm để giảm điện áp bù}

^{4. Tối ưu hóa Tiếng ồn: Mạng lọc tích hợp để tối ưu hóa hiệu suất tiếng ồn}

^{Đặc tính Vận hành}

^{Bộ lọc thông thấp ngăn chặn hiệu quả nhiễu tần số cao ≥800Hz}

^{PGA cung cấp tỷ lệ loại bỏ chế độ chung (CMRR) cao}

^{Kiến trúc tổng thể cải thiện đáng kể hiệu suất nhiễu của chuỗi tín hiệu}

^{Phát hiện Trạng thái: CLK_DETECT cung cấp giám sát trạng thái đồng hồ}

^{Khuyến nghị Thiết kế}

^{Sử dụng tụ gốm với đặc tính nhiệt độ ổn định}

^{Giảm thiểu chiều dài dây dẫn tụ điện}

^{Khuyến nghị tụ điện điện môi X7R hoặc X5R}

^{VII. Phân tích Mạch Tương đương Nguồn Đồng hồ
Cấu trúc Mạch}

^{Hệ thống đồng hồ áp dụng kiến trúc thiết kế chế độ kép, bao gồm các mô-đun chính sau:}

^{Bộ dao động Bên trong}

^{Tần số Cốt lõi: Bộ dao động RC 76.8kHz}

^{Điều khiển Kích hoạt: Được kích hoạt/vô hiệu hóa thông qua tín hiệu EN}

^{Phát hiện Tự động: Mô-đun CLK_DETECT theo dõi trạng thái đồng hồ}

^{Giao diện Đồng hồ Bên ngoài}

^{Chân Đầu vào: CLKIN hỗ trợ đầu vào đồng hồ bên ngoài}

^{Khả năng Tương thích: Tương thích với các nguồn đồng hồ sóng vuông hoặc sóng sin}

^{Yêu cầu Mức: Tương thích mức CMOS/TTL}

^{Công tắc Lựa chọn}

^{Bộ ghép kênh (MUX): Tín hiệu điều khiển S0 chọn kênh}

^{Logic Chuyển đổi: Chọn nguồn đồng hồ bên trong hoặc bên ngoài dựa trên cấu hình}

Đường Đầu ra: Truyền đồng hồ đã chọn đến bộ chuyển đổi ADC

  Cho phép lấy mẫu đồng bộ nhiều thiết bị

Phương pháp Cấu hình

• ^{Được điều khiển thông qua một thanh ghi cấu hình chuyên dụng:}
• ^{Bit Điều khiển S0: Chọn nguồn đồng hồ (0 = bên trong, 1 = bên ngoài)}
• ^{Bit Kích hoạt EN: Điều khiển kích hoạt bộ dao động bên trong}

^{Phát hiện Trạng thái: CLK_DETECT cung cấp giám sát trạng thái đồng hồ}

• ^{Khuyến nghị Thiết kế}
• ^{Khi sử dụng đồng hồ bên ngoài, nên thêm một bộ đệm}
• ^{Các đường mạch đồng hồ nên tránh xa các đường tín hiệu tương tự}
• ^{Nên thêm một tụ điện ghép nhỏ vào chân CLKIN}

^{Đối với các yêu cầu về thời gian chính xác, có thể sử dụng bộ dao động tinh thể bên ngoài}

• ^{​Kiến trúc đồng hồ này cung cấp một giải pháp đồng hồ linh hoạt và ổn định cho ADC, đáp ứng cả nhu cầu tiện lợi của các ứng dụng chung và các yêu cầu đồng bộ hóa đồng hồ bên ngoài của các ứng dụng có độ chính xác cao.}

^{Để mua hàng hoặc biết thêm thông tin sản phẩm, vui lòng liên hệ: 86-0775-13434437778,Hoặc truy cập trang web chính thức:https://mao.ecer.com/test/icsmodules.com/,Truy cập trang sản phẩm ECER để biết chi tiết: [链接}