고 정밀 ΔΣ 아날로그-디지털 변환기의 심층 분석

^{V. 패키지 핀 구성 설명Sep 5, 2025 뉴스 산업 자동화 및 IoT 응용 프로그램에서 정밀 측정 수요가 증가함에 따라고해상도 아날로그-디지털 변환기는 다양한 감지 시스템의 핵심 부품이되었습니다.ADS1230IPWR 24비트 ΔΣ 아날로그-디지털 변환기는 예외적인 노이즈 성능과 저전력 특성으로 정밀 무게를 위해 신뢰할 수있는 신호 변환 솔루션을 제공합니다.,압력 검출 및 산업 측정 응용 프로그램. 장치는 2.7V에서 5.3V의 광범위한 전원 공급 범위를 지원하며 프로그래밍 가능한 가이드 증폭기와 내부 오시레이터를 통합합니다.그리고 23까지 달성10SPS 출력 속도에서.5효율비트.}

^{1고 정밀 변환 성능
ADS1230IPWR는 고급 ΔΣ 변조 기술을 활용하여 24비트 미실 코드 정확도를 제공합니다. 10SPS 데이터 출력 속도에서 23.5 효과적인 비트 해상도를 달성합니다.정밀 가중 및 압력 측정 응용 프로그램의 엄격한 요구 사항을 충족장치의 내장된 저소음 PGA는 작은 신호 증폭시 신호 무결성을 보장합니다.}

^{2통합 설계
이 ADC는 프로그래밍 가능한 가이드 증폭기, ΔΣ 2차 변조기 및 디지털 필터를 포함한 완전한 측정 프론트 엔드를 통합합니다.내부 오시레이터는 외부 시계 구성 요소의 필요성을 제거이 장치는 또한 온도 센서 및 전원 종료 모드와 같은 추가 기능을 제공합니다.}

^{3.저전력 특성
독자적인 저전력 아키텍처를 활용하여 일반적으로 5V 공급 전압에서 1.3mW만을 소비합니다. 대기 및 전원 다운 모드 등 여러 가지 에너지 절감 모드를 지원합니다.배터리 가동 애플리케이션에서 실행 시간을 크게 연장합니다..}

^{제조업체의 테스트 데이터에 따르면 ADS1230IPWR는 전형적인 운영 조건에서 우수한 소음 성능을 보여줍니다. 테스트 조건은:아날로그 공급 전압 (AVDD) 및 디지털 공급 전압 (DVDD) 모두 5V, 5V의 레퍼런스 전압 (REFP) 및 아날로그 지상 (AGND) 에 연결된 레퍼런스 음 (REFN).}

^{소음 성능 분석
그림 1: 10SPS 데이터 레이트에서 소음 성능}

^{이득 설정: PGA = 64}

^{데이터 출력 속도: 10SPS}

^{소음 성능: 출력 코드 변동은 ±2 LSB 내에 유지됩니다.}

^{특징: 저속 샘플링 모드에서 매우 높은 안정성, 고 정밀 측정 응용 프로그램에 적합}

^{그림 2: 80SPS 데이터 레이트에서 소음 성능}

^{이득 설정: PGA = 64}

^{데이터 출력 속도: 80SPS}

^{소음 성능: 출력 코드 변동은 대략 ±4 LSB입니다.}

^{특징: 높은 샘플링 속도에서도 좋은 노이즈 성능을 유지하며 빠른 측정 요구 사항을 충족합니다.}

^{성과 요약}

^{장치는 PGA=64의 높은 이득 설정에서 10SPS 또는 80SPS 데이터 속도에서 우수한 소음 특성을 나타냅니다.}

^{10SPS 모드는 뛰어난 노이즈 성능을 보여 매우 높은 정밀 요구 사항의 응용 프로그램에 이상적입니다.}

^{80SPS 모드는 더 빠른 샘플링 속도를 요구하는 응용 프로그램에 적합한 속도와 정확성 사이의 좋은 균형을 제공합니다.}

^{테스트 데이터는 정밀 측정 응용 프로그램에서 장치의 신뢰성과 안정성을 확인합니다.}

^{이러한 특성으로 ADS1230IPWR는 전자 저울, 압력 센서,그리고 산업 프로세스 제어.}

^{1신호 처리 채널}

^{차차 입력: AINP/AINN가 센서 신호에 직접 연결됩니다.}

^{프로그래밍 가능한 가이드: 64/128 × 가이드 옵션으로 소 신호 증폭을 최적화합니다.}

^{고 정밀 변환: ΔΣ 변조기는 24-비트 누락 코드 변환을 달성합니다.}

^{2참조 및 시계}

^{참조 입력: REFP/REFN 지원 외부 참조 소스}

^{시계 시스템: 내장 오시레이터가 선택 가능한 10/80SPS 속도를 지원합니다.}

3전력 설계

독립 전원 공급 장치: AVDD (애날로그) 및 DVDD (디지털)

토지 분리: 소음 간섭을 줄이기 위해 독립적인 토착과 함께 AGND 및 DGND

^{4핵심 장점}

^{높은 통합: 외부 부품 요구 사항을 줄입니다.}

^{저소음 설계: PGA=64에서 소음 < ±2 LSB}

^{저전력 작동: 1.3mW의 전형적인 전력 소비}

^{유연한 구성: 프로그래밍 가능한 이득 및 데이터 속도}

^{이 아키텍처는 정확한 측정에 대한 완전한 프론트 엔드 솔루션을 제공하며 특히 무게와 압력 감지 응용 프로그램에 적합합니다.}

^{회로 구조 설명}
 

^{ADS1230IPWR는 두 개의 주요 입력 단말기를 포함하는 차원 기준 전압 입력 설계를 채택합니다.}

기본 설계 특징

^{1.대 임피던스 입력:}

^{참조 입력 장치는 고 임피던스 설계가 특징입니다.}

^{참조 소스에 대한 로딩 효과를 최소화합니다.}

^{기준 전압 안정성을 보장합니다.}

^{2.차별적인 건축의 장점:}

^{일반 모드 노이즈 간섭을 억제합니다.}

^{참조 전압 소음 거부 비율을 향상}

^{부동 참조 응용 프로그램을 지원합니다.}

^{3분리 요구 사항}

^{REFP와 REFN 사이에 분리 콘덴시터가 구성되어야 합니다.}

^{추천: 10μF 탄탈 함량과 100nF 세라믹 함량 병행}

^{전원 소음을 효과적으로 억제합니다.}

^{운영 특성}

^{입력 범위: 참조 전압 차이 (REFP - REFN) 는 ADC 전체 스케일을 결정합니다.}

^{임페던스 특성: 전형적인 입력 임페던스 > 1MΩ}

^{온도 변동 효과: 참조 소스의 온도 변동은 변환 정확성에 직접 영향을줍니다.}

^{전력 관리 핀:}

^{핀 1 (DVDD): 디지털 전원 공급자 긍정적 단말기. 작동 전압 범위: 2.7-5.3V}

^{핀 2 (DGND): 디지털 지상}

^{핀 12 (AVDD): 아날로그 전원 공급 장치 긍정적 단말기. 작동 전압 범위: 2.7-5.3V}

^{핀 11 (AGND): 아날로그 지표}

^{아날로그 인터페이스 핀:}

^{핀 7 (AINP): 아날로그 신호 비 역전 입력}

^{핀 8 (AINN): 아날로그 신호 반전 입력}

^{핀 10 (REFP): 레퍼런스 전압 양성 입력}

^{핀 9 (REFN): 참조 전압 음 입력}

^{핀 5-6 (CAP): 레퍼런스 분리 콘덴서 연결}

^{패키지 특성}

^{타입: TSSOP-16}

^{핀 피치: 0.65mm}

^{크기: 5.0×4.4mm}

^{온도 범위: -40°C ~ +105°C}

^{디자인 핵심 점}

^{아날로그/디지털 전원 공급 장치에는 독립적인 전원 공급원이 필요합니다.}

^{참고 자료는 소음 적 설계가 필요합니다.}

^{AVDD/DVDD 핀에 0.1μF 분리 컨덴시터를 병렬 연결하는 것이 좋습니다.}

^{아날로그 추적은 디지털 신호 경로에서 멀리 유지해야합니다.}

^{이 구성은 고 정밀 ADC 애플리케이션에 대한 완전한 인터페이스 솔루션을 제공하며 특히 무게 시스템 및 센서 측정 애플리케이션에 적합합니다.}

^{우회 콘덴시터 필터 회로}

^{이 장치는 외부 콘덴시터와 내부 저항을 사용하여 저 통과 필터를 만듭니다.}

^{1외부 부품: 0.1μF 바이패스 콘덴서 (C)_EXT)}

^{2내부 구조: 통합된 2kΩ 저항 (R)_INT)}

^{3필터 특성: 첫 번째 순위의 저 통과 필터를 형성합니다.}

^{4차단 빈도:}

^{5.fc=12πPRINTCEXT≈796Hzfc=2πPRINT CEXT 1 ≈796Hz}

^{6기능적 역할: 고주파 잡음을 효과적으로 억제하고 아날로그 신호 품질을 향상시킵니다.}

^{프로그래밍 가능한 가이드 앰플리퍼 (PGA) 아키텍처}

^{PGA는 완전히 차별화된 설계 구조를 채택합니다.}

^{1입력 방법: 차분 신호 입력 지원}

^{2이득 구성: 외부 핀을 통해 선택된 이득 곱셈}

^{3신호 처리: 오프셋 전압을 줄이기 위해 칩 안정화 기술을 사용합니다.}

^{4노이즈 최적화: 노이즈 성능을 최적화하기 위해 내장 필터링 네트워크}

^{운영 특성}

^{낮은 통과 필터는 높은 주파수 소음을 효과적으로 억제합니다. ≥800Hz}

^{PGA는 높은 공통 모드 거부 비율 (CMRR) 을 제공합니다.}

^{전체 아키텍처는 신호 체인 노이즈 성능을 크게 향상시킵니다.}

^{로드 셀 응용 프로그램과 같은 약한 신호 증폭 시나리오에 적합합니다.}

^{설계 권고}

^{안정적인 온도 특성을 가진 세라믹 콘덴서 사용}

^{컨덴시터 리드 길이를 최소화}

^{X7R 또는 X5R 다이 일렉트릭 콘덴서 추천}

^{레이아웃 동안 장치 핀에 가능한 한 가까이 콘덴서 배치}

^{회로 구조 구성
시계 시스템은 다음과 같은 주요 모듈로 구성된 듀얼 모드 설계 구조를 채택합니다.}

^{내부 오시레이터}

^{주파수: 76.8kHz RC 오시일레이터}

^{제어기 활성화: EN 신호를 통해 활성화/부활}

^{자동 탐지: CLK_DETECT 모듈은 시계 상태를 모니터링합니다.}

^{외부 시계 인터페이스}

^{입력 핀: CLKIN는 외부 시계 입력을 지원합니다.}

^{호환성: 사각형 파동 또는 시노 파동 시계 소스와 호환성}

^{레벨 요구 사항: CMOS/TTL 레벨 호환성}

^{선택 스위치}

^{멀티플렉서 (MUX): S0 제어 신호가 채널을 선택}

^{스위칭 로직: 구성에 따라 내부 또는 외부 시계 소스를 선택}

^{출력 경로: 선택된 시계를 ADC 변환기에 전송합니다}

작동 방식

구성 방법

전용 구성 레지스터를 통해 제어:

• ^{S0 제어 비트: 시계 소스를 선택 (0 = 내부, 1 = 외부)}
• ^{EN Enable Bit: 내장 오시레이터 작동 제어}
• ^{상태 탐지: CLK_DETECT는 시계 상태 모니터링을 제공합니다}

^{설계 권고}

• ^{외부 시계를 사용하는 경우 버퍼를 추가하는 것이 좋습니다.}
• ^{시계 흔적은 아날로그 신호 경로에서 멀리 유지해야합니다.}
• ^{작은 결합 콘덴세터가 CLKIN 핀에 추가되어야 합니다}
• ^{정확한 타이밍 요구 사항은 외부 결정 오시레이터를 사용할 수 있습니다.}

^{이 시계 구조는 ADC에 대한 유연하고 안정적인 시계 솔루션을 제공합니다.일반 애플리케이션의 편의성 필요와 고 정밀 애플리케이션의 외부 시계 동기화 요구 사항을 모두 충족합니다..}

• ^{조달 또는 추가 제품 정보에 대해서는 86-0775-13434437778에 문의하십시오.}

^{또는 공식 홈페이지를 방문하세요.https://mao.ecer.com/test/icsmodules.com/자세한 내용은 ECER 제품 페이지를 참조하십시오: [链接]}