تحلیل عمیق مبدل‌های آنالوگ به دیجیتال ΔΣ با دقت بالا

^{V. پیک پیک پیک پیک پیک پیک پیک پیک پیک پیک پیک پیک پیک پیک پیک پیک پیک پیک پیک پیک پیک پیک پیک پیک پیک پیکتبدیل کننده های آنالوگ به دیجیتال با وضوح بالا به اجزای اصلی سیستم های مختلف سنجش تبدیل شده اند. ADS1230IPWR 24 بیتی ΔΣ تبدیل آنالوگ به دیجیتال، با عملکرد صوتی استثنایی و ویژگی های کم مصرف، راه حل های قابل اعتماد برای تبدیل سیگنال برای وزن دقیق را فراهم می کند,تشخیص فشار و کاربردهای اندازه گیری صنعتی. دستگاه از طیف گسترده ای از منبع تغذیه از 2.7V تا 5.3V پشتیبانی می کند، یک تقویت کننده گین قابل برنامه ریزی و نوسانگر داخلی را ادغام می کند،و به 23 مي رسه.5 بیت موثر در سرعت خروجی 10SPS.}

^{1عملکرد تبدیل دقیق بالا
ADS1230IPWR از فناوری پیشرفته تعدیل ΔΣ برای ارائه دقت کد 24 بیتی بدون از دست دادن استفاده می کند. در سرعت خروجی داده 10SPS، 23.5 بیت وضوح موثر را به دست می آورد.با توجه به الزامات سختگیرانه استفاده از وزن دقیق و اندازه گیری فشارPGA کم سر و صدا در دستگاه، یکپارچگی سیگنال را در طول تقویت سیگنال کوچک تضمین می کند.}

^{2طراحی یکپارچه
این ADC یک فرونت اند کامل اندازه گیری را شامل می شود، از جمله یک تقویت کننده گین قابل برنامه ریزی، مدولاتور ΔΣ درجه دوم و فیلتر دیجیتال.نوسانگر داخلی نیاز به اجزای ساعت خارجی را از بین می برداین دستگاه همچنین ویژگی های اضافی مانند سنسور دما و حالت خاموش کردن قدرت را فراهم می کند.}

^{3.ویژگی های کم مصرف
با استفاده از یک معماری اختصاصی کم مصرف، این دستگاه تنها 1.3 میلی وات مصرف می کند که معمولاً در ولتاژ 5 ولت مصرف می شود.افزایش قابل توجهی در زمان اجرا در برنامه های باتری.}

^{با توجه به داده های آزمایش سازنده، ADS1230IPWR عملکرد بسیار خوبی را در شرایط عملیاتی معمولی نشان می دهد. شرایط آزمایش عبارتند از: دمای محیط +25 °C،ولتاژ تغذیه آنالوگ (AVDD) و ولتاژ تغذیه دیجیتال (DVDD) هر دو در 5V، ولتاژ مرجع (REFP) در 5V و منفی مرجع (REFN) متصل به زمین آنالوگ (AGND).}

^{تجزیه و تحلیل عملکرد سر و صدا
شکل 1: عملکرد سر و صدا در نرخ داده 10SPS}

^{تنظیم سود: PGA = 64}

^{نرخ خروجی داده: 10SPS}

^{عملکرد سر و صدا: نوسانات کد خروجی در حدود ±2 LSB باقی می ماند}

^{ویژگی: ثبات بسیار بالا در حالت نمونه گیری با سرعت پایین، مناسب برای کاربردهای اندازه گیری با دقت بالا}

^{شکل 2: عملکرد سر و صدا در نرخ داده 80SPS}

^{تنظیم سود: PGA = 64}

^{نرخ خروجی داده: 80SPS}

^{عملکرد سر و صدا: نوسان کد خروجی تقریباً ±4 LSB است}

^{ویژگی: عملکرد خوب سر و صدا را حتی در نرخ نمونه گیری بالاتر حفظ می کند و نیازهای اندازه گیری سریع را برآورده می کند}

^{خلاصه عملکرد}

^{دستگاه دارای ویژگی های بسیار خوبی از سر و صدا در تنظیمات افزایش بالا PGA = 64 است، چه در نرخ داده 10SPS یا 80SPS.}

^{حالت 10SPS عملکرد فوق العاده ای را نشان می دهد، که آن را برای برنامه های کاربردی با الزامات بسیار دقیق ایده آل می کند.}

^{حالت 80SPS تعادل خوبی بین سرعت و دقت را فراهم می کند، مناسب برای برنامه هایی است که نیاز به نرخ نمونه گیری سریع تر دارند.}

^{داده های آزمایش قابلیت اطمینان و ثبات دستگاه را در برنامه های اندازه گیری دقیق تأیید می کند.}

^{این ویژگی ها باعث می شود ADS1230IPWR به ویژه برای کاربردهایی که نیاز به تبدیل آنالوگ به دیجیتال با دقت بالا دارند، مانند مقیاس های الکترونیکی، سنسورهای فشار،و کنترل فرآیند صنعتی.}

^{1. کانال پردازش سیگنال}

^{ورودی دیفرانسیل: AINP/AINN به طور مستقیم به سیگنال های سنسور متصل می شود}

^{افزایش قابل برنامه ریزی: 64/128 × گزینه های افزایش برای بهینه سازی تقویت سیگنال کوچک}

^{تبدیل با دقت بالا: ΔΣ ماژولاتور تبدیل بدون کد 24 بیتی را به دست می آورد}

^{2. مرجع و ساعت}

^{ورودی مرجع: REFP/REFN منابع مرجع خارجی را پشتیبانی می کند}

^{سیستم ساعت: نوسانگر داخلی از نرخ های انتخاب شده 10/80SPS پشتیبانی می کند}

3.طاقت طراحی

منبع برق مستقل: AVDD (آنالوگ) و DVDD (دیجیتال) با ورودی های قدرت جداگانه

جدایی زمین: AGND و DGND با زمین گیری مستقل برای کاهش تداخلات سر و صدا

^{4مزیت های اصلی}

^{ادغام بالا: نیاز به اجزای خارجی را کاهش می دهد}

^{طراحی کم سر و صدا: سر و صدا < ± 2 LSB در PGA=64}

^{عملکرد کم مصرف: مصرف برق معمولی 1.3mW}

^{پیکربندی انعطاف پذیر: افزونه قابل برنامه ریزی و سرعت داده}

^{این معماری یک راه حل کامل برای اندازه گیری دقیق را فراهم می کند که به ویژه برای برنامه های سنجش و تشخیص فشار مناسب است.}

^{شرح ساختار مدار}
 

^{ADS1230IPWR یک طراحی ورودی ولتاژ مرجع دیفرانسیل را اتخاذ می کند که شامل دو ترمینال ورودی اصلی است:}

ویژگی های اصلی طراحی

^{1ورودی مقاومت بالا:}

^{ورودی های مرجع دارای طراحی مقاومت بالا هستند}

^{اثرات بارگذاری بر روی منبع مرجع را به حداقل می رساند}

^{تضمین ثبات ولتاژ مرجع}

^{2مزیت های معماری متفاوت:}

^{مزاحمت سر و صدا در حالت عادی را از بین می برد}

^{نسبت رد سر و صدا ولتاژ مرجع را بهبود می بخشد}

^{پشتیبانی از برنامه های مرجع شناور}

^{3الزامات جداسازی}

^{یک خازن جدا کننده باید بین REFP و REFN پیکربندی شود.}

^{توصیه می شود: خازن تانتالوم 10μF در موازی با خازن سرامیکی 100nF}

^{به طور موثری صدای منبع برق را سرکوب می کند}

^{ویژگی های عملیاتی}

^{محدوده ورودی: تفاوت ولتاژ مرجع (REFP - REFN) مقیاس کامل ADC را تعیین می کند.}

^{ویژگی انسداد: انسداد ورودی معمولی >1MΩ}

^{تاثیر تغییر دمای: تغییر دمای منبع مرجع به طور مستقیم بر دقت تبدیل تأثیر می گذارد}

^{پین های مدیریت برق:}

^{پین 1 (DVDD): ترمینال مثبت منبع برق دیجیتال. محدوده ولتاژ کار: 2.7-5.3V}

^{پین 2 (DGND): زمین دیجیتال}

^{پین 12 (AVDD): پای مثبت منبع برق آنالوگ. محدوده ولتاژ کار: 2.7-5.3V}

^{پین 11 (AGND): زمین آنالوگ}

^{پین های رابط آنالوگ:}

^{پین 7 (AINP): ورودی سیگنال آنالوگ غیر معکوس}

^{پین 8 (AINN): ورودی معکوس سیگنال آنالوگ}

^{پین 10 (REFP): ورودی مثبت ولتاژ مرجع}

^{پین 9 (REFN): ورودی منفی ولتاژ مرجع}

^{پین های ۵-۶ (CAP): اتصال کانستاتور جدا کننده مرجع}

^{مشخصات بسته بندی}

^{نوع: TSSOP-16}

^{فاصله پین: 0.65mm}

^{ابعاد: 5.0×4.4mm}

^{محدوده دما: -40°C تا +105°C}

^{نکات کلیدی طراحی}

^{منابع برق آنالوگ/دیجیتال نیاز به منابع انرژی مستقل دارند}

^{منابع مرجع باید طراحی کم سر و صدا داشته باشند}

^{توصیه می شود اتصال موازی از خازن های جدا کننده 0.1μF به پین های AVDD/DVDD}

^{ردیاب های آنالوگ باید از مسیرهای سیگنال دیجیتال دور نگه داشته شوند}

^{این پیکربندی یک راه حل رابط کامل را برای برنامه های ADC با دقت بالا فراهم می کند، به ویژه برای سیستم های وزن و برنامه های اندازه گیری سنسور مناسب است.}

^{مدار فیلتر قابلمهای دور زدن}

^{این دستگاه یک فیلتر کم گذر را با استفاده از یک خازن خارجی و یک مقاومت داخلی ساخته است:}

^{1اجزای خارجی: خازن بایپاس 0.1μF (C_EXT)}

^{2ساختار داخلی: مقاومت 2kΩ یکپارچه (R_INT)}

^{3ویژگی های فیلتر: یک فیلتر کم گذر درجه اول را تشکیل می دهد}

^{4فرکانس قطع: محاسبه شده به عنوان}

^{5.fc=12πPRINTCEXT≈796Hzfc =2πPRINT CEXT 1 ≈796Hz}

^{6نقش عملکردی: به طور موثر صدای فرکانس بالا را سرکوب می کند و کیفیت سیگنال آنالوگ را بهبود می بخشد}

^{معماری تقویت کننده افزایشی قابل برنامه ریزی (PGA)}

^{PGA یک ساختار طراحی کاملا متفاوت را اتخاذ می کند:}

^{1روش ورودی: پشتیبانی از ورودی سیگنال دیفرانسیل}

^{2تنظیمات سود: ضرب سود انتخاب شده از طریق پین های خارجی}

^{3. پردازش سیگنال: از تکنولوژی ثبات هپپر برای کاهش ولتاژ آفست استفاده می کند}

^{4بهینه سازی سر و صدا: شبکه فیلتر سازی داخلی برای بهینه سازی عملکرد سر و صدا}

^{ویژگی های عملیاتی}

^{فیلتر عبور پایین به طور موثر صدای فرکانس بالا ≥800Hz را سرکوب می کند}

^{PGA نسبت رد حالت مشترک بالا (CMRR) را فراهم می کند}

^{معماری کلی به طور قابل توجهی عملکرد سر و صدا زنجیره سیگنال را بهبود می بخشد}

^{مناسب برای سناریوهای تقویت سیگنال ضعیف مانند کاربردهای سلول بار}

^{توصیه های طراحی}

^{استفاده از خازن های سرامیکی با ویژگی های دمای پایدار}

^{حداقل کردن طول سرب خازن}

^{توصیه می شود خازن های دی الکتریک X7R یا X5R}

^{قرار دادن خازن به عنوان نزدیک به عنوان ممکن است به پین دستگاه در طول طرح}

^{ترکیب ساختار مدار
سیستم ساعت یک معماری طراحی دو حالت را اتخاذ می کند که شامل ماژول های اصلی زیر است:}

^{نوسانگر داخلی}

^{فرکانس اصلی: نوسانگر RC 76.8kHz}

^{کنترل فعال: فعال/غیرفعال از طریق سیگنال EN}

^{تشخیص خودکار: ماژول CLK_DETECT وضعیت ساعت را کنترل می کند}

^{رابط ساعت خارجی}

^{پین ورودی: CLKIN پشتیبانی از ورودی ساعت خارجی}

^{سازگاری: سازگاری با منابع ساعت موج مربع یا موج سینوس}

^{الزامات سطح: سازگار با سطح CMOS/TTL}

^{کلید انتخاب}

^{Multiplexer (MUX): سیگنال کنترل S0 کانال را انتخاب می کند}

^{منطق سوئیچینگ: بر اساس پیکربندی منبع ساعت داخلی یا خارجی را انتخاب می کند}

^{مسیر خروجی: ساعت انتخاب شده را به کنورتر ADC منتقل می کند}

روش های کار

روش تنظیمات

کنترل شده از طریق یک ثبت پیکربندی اختصاصی:

• ^{S0 Bit Control: منبع ساعت را انتخاب می کند (0 = داخلی، 1 = خارجی)}
• ^{EN فعال کردن بیت: کنترل فعال سازی نوسانگر داخلی}
• ^{تشخیص وضعیت: CLK_DETECT نظارت بر وضعیت ساعت را فراهم می کند}

^{توصیه های طراحی}

• ^{هنگامی که از یک ساعت خارجی استفاده می شود، توصیه می شود که یک بافر اضافه شود}
• ^{رد ساعت باید از مسیرهای سیگنال آنالوگ دور باشد}
• ^{یک خازن اتصال کوچک باید به پین CLKIN اضافه شود}
• ^{برای الزامات زمان دقیق می توان از نوسان دهنده کریستالی خارجی استفاده کرد}

^{این معماری ساعت یک راه حل ساعت انعطاف پذیر و پایدار برای ADC فراهم می کند،پاسخگویی به نیازهای راحتی برنامه های کاربردی عمومی و الزامات همگام سازی ساعت خارجی برنامه های کاربردی با دقت بالا.}

• ^{برای خرید و یا اطلاعات بیشتر در مورد محصول، لطفا با شماره تماس بگیرید:86-0775-13434437778}

^{یا به وب سایت رسمی مراجعه کنید:https://mao.ecer.com/test/icsmodules.com/برای اطلاعات بیشتر به صفحه محصول ECER مراجعه کنید: [链接]}