logo
Casa > Risorse > Caso della società circa Analisi approfondita dei convertitori analogico-digitale ad alta precisione ΔΣ

Analisi approfondita dei convertitori analogico-digitale ad alta precisione ΔΣ

 Risorse aziendali circa Analisi approfondita dei convertitori analogico-digitale ad alta precisione ΔΣ

V. Descrizione della configurazione dei pin del package5 settembre 2025 News — Con la crescente domanda di misurazioni di precisione nell'automazione industriale e nelle applicazioni IoT, i convertitori analogico-digitali ad alta risoluzione sono diventati componenti fondamentali di vari sistemi di rilevamento. Il convertitore analogico-digitale ADS1230IPWR a 24 bit ΔΣ, con le sue eccezionali prestazioni di rumore e le caratteristiche a basso consumo, fornisce soluzioni affidabili per la conversione del segnale per la pesatura di precisione, il rilevamento della pressione e le applicazioni di misurazione industriale. Il dispositivo supporta un'ampia gamma di alimentazione da 2,7 V a 5,3 V, integra un amplificatore a guadagno programmabile e un oscillatore interno e raggiunge fino a 23,5 bit effettivi a una velocità di uscita di 10 SPS.

 

I. Caratteristiche tecniche principali

 

1. Prestazioni di conversione ad alta precisione
L'ADS1230IPWR utilizza un'avanzata tecnologia di modulazione ΔΣ per fornire una precisione a 24 bit senza codici mancanti. A una velocità di uscita dati di 10 SPS, raggiunge 23,5 bit effettivi di risoluzione, soddisfacendo i severi requisiti delle applicazioni di pesatura di precisione e di misurazione della pressione. L'amplificatore a guadagno programmabile (PGA) a basso rumore integrato nel dispositivo garantisce l'integrità del segnale durante l'amplificazione di segnali deboli. 

 

2. Design integrato
Questo ADC integra un front-end di misurazione completo, tra cui un amplificatore a guadagno programmabile, un modulatore ΔΣ di secondo ordine e un filtro digitale. L'oscillatore interno elimina la necessità di componenti di clock esterni, semplificando ulteriormente la progettazione del sistema. Il dispositivo fornisce anche funzionalità aggiuntive come un sensore di temperatura e una modalità di spegnimento.

 

3.Caratteristiche a basso consumo
Utilizzando un'architettura proprietaria a basso consumo, consuma solo 1,3 mW tipicamente a una tensione di alimentazione di 5 V. Supporta più modalità di risparmio energetico, tra cui le modalità standby e di spegnimento, estendendo significativamente il tempo di esecuzione nelle applicazioni alimentate a batteria.

 

II. Descrizione delle caratteristiche tipiche

 

Secondo i dati di test del produttore, l'ADS1230IPWR dimostra eccellenti prestazioni di rumore in condizioni operative tipiche. Le condizioni di test sono: temperatura ambiente +25°C, tensione di alimentazione analogica (AVDD) e tensione di alimentazione digitale (DVDD) entrambe a 5 V, tensione di riferimento (REFP) a 5 V e riferimento negativo (REFN) collegato alla massa analogica (AGND).

Analisi approfondita dei convertitori analogico-digitale ad alta precisione ΔΣ

 

Analisi delle prestazioni di rumore
Figura 1: Prestazioni di rumore a 10 SPS di velocità dati

Impostazione del guadagno: PGA = 64

Velocità di uscita dati: 10 SPS

Prestazioni di rumore: la fluttuazione del codice di uscita rimane entro ±2 LSB

Caratteristica: stabilità estremamente elevata in modalità di campionamento a bassa velocità, adatta per applicazioni di misurazione ad alta precisione

 

Figura 2: Prestazioni di rumore a 80 SPS di velocità dati

Impostazione del guadagno: PGA = 64

Velocità di uscita dati: 80 SPS

Prestazioni di rumore: la fluttuazione del codice di uscita è di circa ±4 LSB

Caratteristica: mantiene buone prestazioni di rumore anche a velocità di campionamento più elevate, soddisfacendo i requisiti di misurazione rapida

 

Analisi approfondita dei convertitori analogico-digitale ad alta precisione ΔΣ

 

Riepilogo delle prestazioni

Il dispositivo mostra eccellenti caratteristiche di rumore con l'impostazione di guadagno elevato di PGA=64, sia a velocità dati di 10 SPS che di 80 SPS.

La modalità 10 SPS dimostra prestazioni di rumore superiori, rendendola ideale per applicazioni con requisiti di precisione estremamente elevati.

La modalità 80 SPS offre un buon equilibrio tra velocità e precisione, adatta per applicazioni che richiedono velocità di campionamento più elevate.

I dati di test confermano l'affidabilità e la stabilità del dispositivo nelle applicazioni di misurazione di precisione.

 

Queste caratteristiche rendono l'ADS1230IPWR particolarmente adatto per applicazioni che richiedono una conversione analogico-digitale ad alta precisione, come bilance elettroniche, sensori di pressione e controllo dei processi industriali.

 

III. Analisi principale del diagramma a blocchi funzionale

 

1. Canale di elaborazione del segnale

Ingresso differenziale: AINP/AINN si collegano direttamente ai segnali del sensore

Guadagno programmabile: opzioni di guadagno 64/128× per ottimizzare l'amplificazione di segnali deboli

Conversione ad alta precisione: il modulatore ΔΣ raggiunge una conversione a 24 bit senza codici mancanti

 

2. Riferimento e clock

Ingresso di riferimento: REFP/REFN supportano sorgenti di riferimento esterne

Sistema di clock: l'oscillatore integrato supporta velocità selezionabili di 10/80 SPS

 

Analisi approfondita dei convertitori analogico-digitale ad alta precisione ΔΣ

3. Progettazione dell'alimentazione

Alimentazione indipendente: AVDD (Analogico) e DVDD (Digitale) con ingressi di alimentazione separati

Separazione della massa: AGND e DGND con messa a terra indipendente per ridurre le interferenze di rumore

 

4. Vantaggi principali

Elevata integrazione: riduce i requisiti dei componenti esterni

Progettazione a basso rumore: rumore < ±2 LSB a PGA=64

Funzionamento a basso consumo: consumo energetico tipico di 1,3 mW

Configurazione flessibile: guadagno e velocità dati programmabili

 

Questa architettura fornisce una soluzione front-end completa per la misurazione di precisione, particolarmente adatta per applicazioni di pesatura e rilevamento della pressione.

 

IV. Analisi semplificata del circuito di ingresso di riferimento

 

Descrizione della struttura del circuito
 

L'ADS1230IPWR adotta un design di ingresso di tensione di riferimento differenziale, composto da due terminali di ingresso principali:

 

REFP:   Ingresso di tensione positiva di riferimento
REFN:   Ingresso di tensione negativa di riferimento

 

 

Caratteristiche principali del design

 

1. Ingresso ad alta impedenza:

Gli ingressi di riferimento presentano un design ad alta impedenza

Riduce al minimo gli effetti di carico sulla sorgente di riferimento

Garantisce la stabilità della tensione di riferimento

Analisi approfondita dei convertitori analogico-digitale ad alta precisione ΔΣ

 

2. Vantaggi dell'architettura differenziale:

Sopprime le interferenze di rumore in modo comune

Migliora il rapporto di reiezione del rumore della tensione di riferimento

Supporta applicazioni di riferimento flottante

 

3. Requisiti di disaccoppiamento

Un condensatore di disaccoppiamento deve essere configurato tra REFP e REFN

Consigliato: condensatore al tantalio da 10μF in parallelo con un condensatore ceramico da 100nF

Sopprime efficacemente il rumore dell'alimentazione

 

Caratteristiche operative

Gamma di ingresso: la differenza di tensione di riferimento (REFP - REFN) determina la scala completa dell'ADC

Caratteristica di impedenza: impedenza di ingresso tipica >1MΩ

Impatto della deriva termica: la deriva termica della sorgente di riferimento influisce direttamente sulla precisione della conversione

 

V. Descrizione della configurazione dei pin del package

Analisi approfondita dei convertitori analogico-digitale ad alta precisione ΔΣ

 

Pin di gestione dell'alimentazione:

Pin 1 (DVDD): terminale positivo dell'alimentazione digitale. Intervallo di tensione operativa: 2,7-5,3 V

Pin 2 (DGND): massa digitale

Pin 12 (AVDD): terminale positivo dell'alimentazione analogica. Intervallo di tensione operativa: 2,7-5,3 V

Pin 11 (AGND): massa analogica

 

Pin di interfaccia analogica:

Pin 7 (AINP): ingresso non invertente del segnale analogico

Pin 8 (AINN): ingresso invertente del segnale analogico

Pin 10 (REFP): ingresso positivo della tensione di riferimento

Pin 9 (REFN): ingresso negativo della tensione di riferimento

Pin 5-6 (CAP): collegamento del condensatore di disaccoppiamento di riferimento

 

Analisi approfondita dei convertitori analogico-digitale ad alta precisione ΔΣ

Caratteristiche del package

Tipo: TSSOP-16

Passo dei pin: 0,65 mm

Dimensioni: 5,0×4,4 mm

Intervallo di temperatura: da -40℃ a +105℃

 

Punti chiave del design

Le alimentazioni analogiche/digitali richiedono sorgenti di alimentazione indipendenti

Le sorgenti di riferimento devono adottare un design a basso rumore

Si consiglia il collegamento in parallelo di condensatori di disaccoppiamento da 0,1μF ai pin AVDD/DVDD

Le tracce analogiche devono essere tenute lontane dai percorsi dei segnali digitali

 

Questa configurazione fornisce una soluzione di interfaccia completa per applicazioni ADC ad alta precisione, particolarmente adatta per sistemi di pesatura e applicazioni di misurazione con sensori.

 

VI. Analisi semplificata del diagramma funzionale

 

Circuito filtro con condensatore di bypass


Il dispositivo costruisce un filtro passa-basso utilizzando un condensatore esterno e una resistenza interna:

1. Componente esterno: condensatore di bypass da 0,1μF (CEXT)

2. Struttura interna: resistenza integrata da 2kΩ (RINT)

3. Caratteristiche del filtro: forma un filtro passa-basso del primo ordine

4. Frequenza di taglio: calcolata come

5. fc=12πRINTCEXT≈796Hzfc​=2πRINT​CEXT​1​≈796Hz

6. Ruolo funzionale: sopprime efficacemente il rumore ad alta frequenza e migliora la qualità del segnale analogico

Analisi approfondita dei convertitori analogico-digitale ad alta precisione ΔΣ

 

Architettura dell'amplificatore a guadagno programmabile (PGA)


Il PGA adotta una struttura di design completamente differenziale:

1. Metodo di ingresso: supporta l'ingresso del segnale differenziale

2. Configurazione del guadagno: moltiplicatore di guadagno selezionato tramite pin esterni

3. Elaborazione del segnale: utilizza la tecnologia di stabilizzazione chopper per ridurre la tensione di offset

4. Ottimizzazione del rumore: rete di filtraggio integrata per ottimizzare le prestazioni del rumore

 

Caratteristiche operative

Il filtro passa-basso sopprime efficacemente il rumore ad alta frequenza ≥800Hz

Il PGA fornisce un elevato rapporto di reiezione di modo comune (CMRR)

L'architettura complessiva migliora significativamente le prestazioni del rumore della catena del segnale

Adatto per scenari di amplificazione di segnali deboli come le applicazioni di celle di carico

 

Raccomandazioni di progettazione

Utilizzare condensatori ceramici con caratteristiche di temperatura stabili

Ridurre al minimo la lunghezza dei conduttori dei condensatori

Consiglia condensatori dielettrici X7R o X5R

Posizionare i condensatori il più vicino possibile ai pin del dispositivo durante il layout

 

VII. Analisi del circuito equivalente della sorgente di clock

 

Composizione della struttura del circuito
Il sistema di clock adotta un'architettura di design a doppia modalità, comprendente i seguenti moduli principali:

 

Oscillatore interno

Frequenza principale: oscillatore RC da 76,8 kHz

Controllo di abilitazione: attivato/disattivato tramite segnale EN

Rilevamento automatico: il modulo CLK_DETECT monitora lo stato del clock

 

Interfaccia clock esterna

Pin di ingresso: CLKIN supporta l'ingresso del clock esterno

Compatibilità: compatibile con sorgenti di clock a onda quadra o sinusoidale

Requisiti di livello: compatibile con il livello CMOS/TTL

Analisi approfondita dei convertitori analogico-digitale ad alta precisione ΔΣ

 

Interruttore di selezione

Multiplexer (MUX): il segnale di controllo S0 seleziona il canale

Logica di commutazione: seleziona la sorgente di clock interna o esterna in base alla configurazione

Percorso di uscita: trasmette il clock selezionato al convertitore ADC

 

 

Modalità operative

 

  Modalità clock interno   Modalità clock esterno

  S0 seleziona il percorso dell'oscillatore interno

  S0 seleziona il percorso di ingresso CLKIN

  Fornisce un clock di riferimento stabile a 76,8 kHz

  Supporta sorgenti di clock di precisione esterne

  Non sono necessari componenti esterni, semplificando la progettazione del sistema

  Abilita il campionamento sincrono multi-dispositivo

 

Metodo di configurazione


Controllato tramite un registro di configurazione dedicato:

  • Bit di controllo S0: seleziona la sorgente di clock (0 = interno, 1 = esterno)
  • Bit di abilitazione EN: controllo di abilitazione dell'oscillatore interno
  • Rilevamento dello stato: CLK_DETECT fornisce il monitoraggio dello stato del clock

 

Raccomandazioni di progettazione

  • Quando si utilizza un clock esterno, si consiglia di aggiungere un buffer
  • Le tracce del clock devono essere tenute lontane dai percorsi dei segnali analogici
  • Un piccolo condensatore di accoppiamento deve essere aggiunto al pin CLKIN
  • Per requisiti di temporizzazione precisi, è possibile utilizzare un oscillatore a cristallo esterno

​Questa architettura di clock fornisce una soluzione di clock flessibile e stabile per l'ADC, soddisfacendo sia le esigenze di praticità delle applicazioni generali che i requisiti di sincronizzazione del clock esterno delle applicazioni ad alta precisione.

 

 

  • Per l'approvvigionamento o ulteriori informazioni sul prodotto, contattare: 86-0775-13434437778,

Oppure visitare il sito Web ufficiale:https://mao.ecer.com/test/icsmodules.com/,Visita la pagina del prodotto ECER per i dettagli: [链接]