การวิเคราะห์เชิงลึกของตัวแปลงสัญญาณอนาล็อกเป็นดิจิทัล ΔΣ ความแม่นยำสูง

^{V. คำอธิบายการกำหนดค่าพินแพ็คเกจ 5 กันยายน 2025 ข่าวสาร — ด้วยความต้องการที่เพิ่มขึ้นสำหรับการวัดค่าความแม่นยำในการทำงานอัตโนมัติทางอุตสาหกรรมและการใช้งาน IoT ตัวแปลงสัญญาณอะนาล็อกเป็นดิจิทัลความละเอียดสูงจึงกลายเป็นส่วนประกอบหลักของระบบตรวจจับต่างๆ ADS1230IPWR ตัวแปลงสัญญาณอะนาล็อกเป็นดิจิทัล 24 บิต ΔΣ พร้อมประสิทธิภาพสัญญาณรบกวนที่ยอดเยี่ยมและลักษณะเฉพาะของพลังงานต่ำ กำลังมอบโซลูชันการแปลงสัญญาณที่เชื่อถือได้สำหรับการชั่งน้ำหนักที่มีความแม่นยำ การตรวจจับแรงดัน และการใช้งานการวัดทางอุตสาหกรรม อุปกรณ์รองรับช่วงแหล่งจ่ายไฟที่หลากหลายตั้งแต่ 2.7V ถึง 5.3V ผสานรวมเครื่องขยายสัญญาณแบบตั้งโปรแกรมได้และออสซิลเลเตอร์ภายใน และให้ความแม่นยำสูงสุดถึง 23.5 บิตที่มีประสิทธิภาพที่อัตราเอาต์พุต 10SPS}

^{1. ประสิทธิภาพการแปลงที่มีความแม่นยำสูง
ADS1230IPWR ใช้เทคโนโลยีการมอดูเลต ΔΣ ขั้นสูงเพื่อให้ความแม่นยำ 24 บิตโดยไม่มีรหัสที่ขาดหายไป ที่อัตราเอาต์พุตข้อมูล 10SPS ให้ความละเอียด 23.5 บิตที่มีประสิทธิภาพ ซึ่งตรงตามข้อกำหนดที่เข้มงวดของการชั่งน้ำหนักที่มีความแม่นยำและการใช้งานการวัดแรงดันไฟฟ้า PGA ในตัวที่มีสัญญาณรบกวนต่ำช่วยให้มั่นใจได้ถึงความสมบูรณ์ของสัญญาณในระหว่างการขยายสัญญาณขนาดเล็ก} 

^{2. การออกแบบแบบบูรณาการ
ADC นี้ผสานรวมส่วนหน้าของการวัดที่สมบูรณ์ รวมถึงเครื่องขยายสัญญาณแบบตั้งโปรแกรมได้, ตัวมอดูเลต ΔΣ ลำดับที่สอง และตัวกรองดิจิทัล ออสซิลเลเตอร์ภายในช่วยลดความจำเป็นในการใช้ส่วนประกอบนาฬิกาภายนอก ซึ่งช่วยลดความซับซ้อนของการออกแบบระบบ อุปกรณ์นี้ยังมีคุณสมบัติเพิ่มเติม เช่น เซ็นเซอร์วัดอุณหภูมิและโหมดประหยัดพลังงาน}

^{3.ลักษณะเฉพาะของพลังงานต่ำ
ใช้สถาปัตยกรรมพลังงานต่ำที่เป็นกรรมสิทธิ์ ใช้พลังงานเพียง 1.3mW โดยทั่วไปที่แรงดันไฟฟ้า 5V รองรับโหมดประหยัดพลังงานหลายโหมด รวมถึงโหมดสแตนด์บายและโหมดปิดเครื่อง ซึ่งช่วยยืดระยะเวลาการทำงานในการใช้งานที่ใช้แบตเตอรี่ได้อย่างมาก}

^{ตามข้อมูลการทดสอบของผู้ผลิต ADS1230IPWR แสดงให้เห็นถึงประสิทธิภาพสัญญาณรบกวนที่ยอดเยี่ยมภายใต้สภาวะการทำงานทั่วไป สภาวะการทดสอบคือ: อุณหภูมิแวดล้อม +25°C, แรงดันไฟฟ้าจ่ายอะนาล็อก (AVDD) และแรงดันไฟฟ้าจ่ายดิจิทัล (DVDD) ทั้งคู่ที่ 5V, แรงดันอ้างอิง (REFP) ที่ 5V และอ้างอิงลบ (REFN) เชื่อมต่อกับกราวด์อะนาล็อก (AGND)}

^{การวิเคราะห์ประสิทธิภาพสัญญาณรบกวน
รูปที่ 1: ประสิทธิภาพสัญญาณรบกวนที่อัตราข้อมูล 10SPS}

^{การตั้งค่าเกน: PGA = 64}

^{อัตราเอาต์พุตข้อมูล: 10SPS}

^{ประสิทธิภาพสัญญาณรบกวน: ความผันผวนของรหัสเอาต์พุตยังคงอยู่ภายใน ±2 LSB}

^{คุณสมบัติ: เสถียรภาพสูงเป็นพิเศษในโหมดการสุ่มตัวอย่างความเร็วต่ำ เหมาะสำหรับการใช้งานการวัดที่มีความแม่นยำสูง}

^{รูปที่ 2: ประสิทธิภาพสัญญาณรบกวนที่อัตราข้อมูล 80SPS}

^{การตั้งค่าเกน: PGA = 64}

^{อัตราเอาต์พุตข้อมูล: 80SPS}

^{ประสิทธิภาพสัญญาณรบกวน: ความผันผวนของรหัสเอาต์พุตอยู่ที่ประมาณ ±4 LSB}

^{คุณสมบัติ: รักษาประสิทธิภาพสัญญาณรบกวนที่ดีแม้ในอัตราการสุ่มตัวอย่างที่สูงขึ้น ซึ่งตรงตามข้อกำหนดการวัดอย่างรวดเร็ว}

^{สรุปประสิทธิภาพ}

^{อุปกรณ์แสดงลักษณะสัญญาณรบกวนที่ยอดเยี่ยมที่การตั้งค่าเกนสูงของ PGA=64 ไม่ว่าจะที่อัตราข้อมูล 10SPS หรือ 80SPS}

^{โหมด 10SPS แสดงให้เห็นถึงประสิทธิภาพสัญญาณรบกวนที่เหนือกว่า ทำให้เหมาะสำหรับการใช้งานที่มีข้อกำหนดด้านความแม่นยำสูงเป็นพิเศษ}

^{โหมด 80SPS ให้ความสมดุลที่ดีระหว่างความเร็วและความแม่นยำ เหมาะสำหรับการใช้งานที่ต้องการอัตราการสุ่มตัวอย่างที่เร็วกว่า}

^{ข้อมูลการทดสอบยืนยันความน่าเชื่อถือและความเสถียรของอุปกรณ์ในการใช้งานการวัดที่มีความแม่นยำ}

^{ลักษณะเหล่านี้ทำให้ ADS1230IPWR เหมาะอย่างยิ่งสำหรับการใช้งานที่ต้องการการแปลงอะนาล็อกเป็นดิจิทัลที่มีความแม่นยำสูง เช่น เครื่องชั่งอิเล็กทรอนิกส์ เซ็นเซอร์วัดแรงดัน และการควบคุมกระบวนการทางอุตสาหกรรม}

^{1. ช่องประมวลผลสัญญาณ}

^{อินพุตดิฟเฟอเรนเชียล: AINP/AINN เชื่อมต่อโดยตรงกับสัญญาณเซ็นเซอร์}

^{เกนแบบตั้งโปรแกรมได้: ตัวเลือกเกน 64/128× เพื่อเพิ่มประสิทธิภาพการขยายสัญญาณขนาดเล็ก}

^{การแปลงที่มีความแม่นยำสูง: ตัวมอดูเลต ΔΣ ให้การแปลง 24 บิตโดยไม่มีรหัสที่ขาดหายไป}

^{2. การอ้างอิงและนาฬิกา}

^{อินพุตอ้างอิง: REFP/REFN รองรับแหล่งอ้างอิงภายนอก}

^{ระบบนาฬิกา: ออสซิลเลเตอร์ในตัวรองรับอัตรา 10/80SPS ที่เลือกได้}

3. การออกแบบพลังงาน

แหล่งจ่ายไฟอิสระ: AVDD (อะนาล็อก) และ DVDD (ดิจิทัล) พร้อมอินพุตพลังงานแยกต่างหาก

การแยกกราวด์: AGND และ DGND พร้อมการต่อสายดินแยกต่างหากเพื่อลดสัญญาณรบกวน

^{4. ข้อได้เปรียบหลัก}

^{การรวมสูง: ลดความต้องการส่วนประกอบภายนอก}

^{การออกแบบสัญญาณรบกวนต่ำ: สัญญาณรบกวน < ±2 LSB ที่ PGA=64}

^{การทำงานด้วยพลังงานต่ำ: การใช้พลังงานทั่วไป 1.3mW}

^{การกำหนดค่าที่ยืดหยุ่น: เกนและอัตราข้อมูลที่ตั้งโปรแกรมได้}

^{สถาปัตยกรรมนี้มอบโซลูชันส่วนหน้าแบบสมบูรณ์สำหรับการวัดที่มีความแม่นยำ โดยเฉพาะอย่างยิ่งเหมาะสำหรับการชั่งน้ำหนักและการใช้งานการตรวจจับแรงดัน}

^{คำอธิบายโครงสร้างวงจร}
 

^{ADS1230IPWR ใช้การออกแบบอินพุตแรงดันอ้างอิงแบบดิฟเฟอเรนเชียล ซึ่งประกอบด้วยขั้วอินพุตหลักสองขั้ว:}

คุณสมบัติการออกแบบหลัก

^{1. อินพุตอิมพีแดนซ์สูง:}

^{อินพุตอ้างอิงมีคุณสมบัติการออกแบบอิมพีแดนซ์สูง}

^{ลดผลกระทบจากการโหลดบนแหล่งอ้างอิง}

^{รับประกันความเสถียรของแรงดันอ้างอิง}

^{2. ข้อดีของสถาปัตยกรรมดิฟเฟอเรนเชียล:}

^{ปราบปรามสัญญาณรบกวนโหมดทั่วไป}

^{ปรับปรุงอัตราการปฏิเสธสัญญาณรบกวนแรงดันอ้างอิง}

^{รองรับการใช้งานอ้างอิงแบบลอยตัว}

^{3. ข้อกำหนดการแยกตัว}

^{ต้องกำหนดค่าตัวเก็บประจุแยกตัวระหว่าง REFP และ REFN}

^{แนะนำ: ตัวเก็บประจุแทนทาลัม 10μF ขนานกับตัวเก็บประจุเซรามิก 100nF}

^{ปราบปรามสัญญาณรบกวนจากแหล่งจ่ายไฟได้อย่างมีประสิทธิภาพ}

^{ลักษณะการทำงาน}

^{ช่วงอินพุต: ผลต่างแรงดันอ้างอิง (REFP - REFN) กำหนดขนาดเต็ม ADC}

^{ลักษณะอิมพีแดนซ์: อิมพีแดนซ์อินพุตทั่วไป >1MΩ}

^{ผลกระทบจากการดริฟท์ของอุณหภูมิ: การดริฟท์ของอุณหภูมิแหล่งอ้างอิงส่งผลโดยตรงต่อความแม่นยำในการแปลง}

^{พินการจัดการพลังงาน:}

^{พิน 1 (DVDD): ขั้วบวกของแหล่งจ่ายไฟดิจิทัล ช่วงแรงดันไฟฟ้าในการทำงาน: 2.7-5.3V}

^{พิน 2 (DGND): กราวด์ดิจิทัล}

^{พิน 12 (AVDD): ขั้วบวกของแหล่งจ่ายไฟอะนาล็อก ช่วงแรงดันไฟฟ้าในการทำงาน: 2.7-5.3V}

^{พิน 11 (AGND): กราวด์อะนาล็อก}

^{พินอินเทอร์เฟซอะนาล็อก:}

^{พิน 7 (AINP): อินพุตไม่กลับด้านของสัญญาณอะนาล็อก}

^{พิน 8 (AINN): อินพุตกลับด้านของสัญญาณอะนาล็อก}

^{พิน 10 (REFP): อินพุตบวกของแรงดันอ้างอิง}

^{พิน 9 (REFN): อินพุตลบของแรงดันอ้างอิง}

^{พิน 5-6 (CAP): การเชื่อมต่อตัวเก็บประจุแยกตัวอ้างอิง}

^{ลักษณะเฉพาะของแพ็คเกจ}

^{ประเภท: TSSOP-16}

^{ระยะพิน: 0.65 มม.}

^{ขนาด: 5.0×4.4 มม.}

^{ช่วงอุณหภูมิ: -40℃ ถึง +105℃}

^{จุดสำคัญในการออกแบบ}

^{แหล่งจ่ายไฟอะนาล็อก/ดิจิทัลต้องใช้แหล่งจ่ายไฟอิสระ}

^{แหล่งอ้างอิงควรใช้การออกแบบสัญญาณรบกวนต่ำ}

^{แนะนำให้เชื่อมต่อตัวเก็บประจุแยกตัว 0.1μF ขนานกับพิน AVDD/DVDD}

^{เส้นทางอะนาล็อกควรอยู่ห่างจากเส้นทางสัญญาณดิจิทัล}

^{การกำหนดค่านี้มอบโซลูชันอินเทอร์เฟซที่สมบูรณ์สำหรับการใช้งาน ADC ที่มีความแม่นยำสูง โดยเฉพาะอย่างยิ่งเหมาะสำหรับระบบชั่งน้ำหนักและการใช้งานการวัดเซ็นเซอร์}

^{วงจรตัวกรองตัวเก็บประจุบายพาส}

^{อุปกรณ์สร้างตัวกรองความถี่ต่ำโดยใช้ตัวเก็บประจุภายนอกและตัวต้านทานภายใน:}

^{1. ส่วนประกอบภายนอก: ตัวเก็บประจุบายพาส 0.1μF (C_EXT)}

^{2. โครงสร้างภายใน: ตัวต้านทาน 2kΩ ในตัว (R_INT)}

^{3. ลักษณะตัวกรอง: สร้างตัวกรองความถี่ต่ำอันดับหนึ่ง}

^{4. ความถี่คัตออฟ: คำนวณเป็น}

^{5. fc=12πRINTCEXT≈796Hzfc​=2πRINT​CEXT​1​≈796Hz}

^{6. บทบาทหน้าที่: ปราบปรามสัญญาณรบกวนความถี่สูงได้อย่างมีประสิทธิภาพและปรับปรุงคุณภาพสัญญาณอะนาล็อก}

^{สถาปัตยกรรมเครื่องขยายสัญญาณแบบตั้งโปรแกรมได้ (PGA)}

^{PGA ใช้โครงสร้างการออกแบบแบบดิฟเฟอเรนเชียลเต็มรูปแบบ:}

^{1. วิธีการป้อนข้อมูล: รองรับอินพุตสัญญาณดิฟเฟอเรนเชียล}

^{2. การกำหนดค่าเกน: ตัวคูณเกนที่เลือกผ่านพินภายนอก}

^{3. การประมวลผลสัญญาณ: ใช้เทคโนโลยีการทำให้เสถียรแบบสับเพื่อลดแรงดันไฟฟ้าออฟเซ็ต}

^{4. การเพิ่มประสิทธิภาพสัญญาณรบกวน: เครือข่ายการกรองในตัวเพื่อเพิ่มประสิทธิภาพสัญญาณรบกวน}

^{ลักษณะการทำงาน}

^{ตัวกรองความถี่ต่ำปราบปรามสัญญาณรบกวนความถี่สูง ≥800Hz ได้อย่างมีประสิทธิภาพ}

^{PGA ให้ค่าอัตราการปฏิเสธโหมดทั่วไป (CMRR) สูง}

^{สถาปัตยกรรมโดยรวมช่วยปรับปรุงประสิทธิภาพสัญญาณรบกวนของสายสัญญาณได้อย่างมาก}

^{เหมาะสำหรับสถานการณ์การขยายสัญญาณอ่อน เช่น การใช้งานโหลดเซลล์}

^{คำแนะนำในการออกแบบ}

^{ใช้ตัวเก็บประจุเซรามิกที่มีลักษณะอุณหภูมิที่เสถียร}

^{ลดความยาวของสายตัวเก็บประจุ}

^{แนะนำตัวเก็บประจุไดอิเล็กทริก X7R หรือ X5R}

^{วางตัวเก็บประจุให้ใกล้กับพินอุปกรณ์มากที่สุดในระหว่างการจัดวาง}

^{องค์ประกอบโครงสร้างวงจร
ระบบนาฬิกาใช้สถาปัตยกรรมการออกแบบโหมดคู่ ซึ่งประกอบด้วยโมดูลหลักดังต่อไปนี้:}

^{ออสซิลเลเตอร์ภายใน}

^{ความถี่หลัก: ออสซิลเลเตอร์ RC 76.8kHz}

^{การควบคุมการเปิดใช้งาน: เปิดใช้งาน/ปิดใช้งานผ่านสัญญาณ EN}

^{การตรวจจับอัตโนมัติ: โมดูล CLK_DETECT ตรวจสอบสถานะนาฬิกา}

^{อินเทอร์เฟซนาฬิกาภายนอก}

^{พินอินพุต: CLKIN รองรับอินพุตนาฬิกาภายนอก}

^{ความเข้ากันได้: เข้ากันได้กับแหล่งกำเนิดนาฬิกาคลื่นสี่เหลี่ยมหรือคลื่นไซน์}

^{ข้อกำหนดระดับ: เข้ากันได้กับระดับ CMOS/TTL}

^{สวิตช์เลือก}

^{มัลติเพล็กเซอร์ (MUX): สัญญาณควบคุม S0 เลือกช่องสัญญาณ}

^{ตรรกะการสลับ: เลือกแหล่งกำเนิดนาฬิกาภายในหรือภายนอกตามการกำหนดค่า}

^{เส้นทางเอาต์พุต: ส่งนาฬิกาที่เลือกไปยังตัวแปลง ADC}

โหมดการทำงาน

วิธีการกำหนดค่า

ควบคุมผ่านรีจิสเตอร์การกำหนดค่าเฉพาะ:

• ^{บิตควบคุม S0: เลือกแหล่งกำเนิดนาฬิกา (0 = ภายใน, 1 = ภายนอก)}
• ^{บิตเปิดใช้งาน EN: การควบคุมการเปิดใช้งานออสซิลเลเตอร์ภายใน}
• ^{การตรวจจับสถานะ: CLK_DETECT ให้การตรวจสอบสถานะนาฬิกา}

^{คำแนะนำในการออกแบบ}

• ^{เมื่อใช้นาฬิกาภายนอก ขอแนะนำให้เพิ่มบัฟเฟอร์}
• ^{เส้นทางนาฬิกาควรอยู่ห่างจากเส้นทางสัญญาณอะนาล็อก}
• ^{ควรเพิ่มตัวเก็บประจุแบบมีเพศสัมพันธ์ขนาดเล็กให้กับพิน CLKIN}
• ^{สำหรับข้อกำหนดด้านเวลาที่แม่นยำ สามารถใช้คริสตัลออสซิลเลเตอร์ภายนอกได้}

^{​สถาปัตยกรรมนาฬิกานี้มอบโซลูชันนาฬิกาที่ยืดหยุ่นและเสถียรสำหรับ ADC ซึ่งตรงตามความต้องการด้านความสะดวกในการใช้งานทั่วไปและความต้องการการซิงโครไนซ์นาฬิกาภายนอกของการใช้งานที่มีความแม่นยำสูง}

• ^{สำหรับการจัดซื้อหรือข้อมูลผลิตภัณฑ์เพิ่มเติม โปรดติดต่อ:86-0775-13434437778,}

^{หรือเยี่ยมชมเว็บไซต์อย่างเป็นทางการ:https://mao.ecer.com/test/icsmodules.com/,เยี่ยมชมหน้าผลิตภัณฑ์ ECER สำหรับรายละเอียด: [链接]}